本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 硬件设计讨论 › 以太网接口问题求助
12下一页
返回列表 发新帖
查看: 1815|回复: 22
打印 上一主题 下一主题

以太网接口问题求助

[复制链接]
liuxiang5119
  • TA的每日心情
    慵懒
    2020-8-10 15:36

    • 签到天数: 36 天

    [LV.5]常住居民I
    跳转到指定楼层
    1#
    发表于 2015-9-23 15:55 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    问题描述如下：
    4 i* j5 U# |3 W! V( {) a项目是分两个部分，一个核心板，一个接口板。问题就是我那个网口芯片（AR8031）在那块板上合适，分别会有什么问题，网络后期会用到千兆，所以对这个比较在意。
    + `- ^' N- V$ K6 H1、ar8031 在核心板上，然后引出的4组差分线通过FPC接插件接到 接口板 上，然后在接到 网口变压器上；  {) \8 Q$ i' f* y" W* V
    2、核心板直接引出 网络接口线  通过FPC接插件到 接口板上，然后到AR8031,之后到接口板的网络变压器上。
    : R3 @8 x" O( `# x! Q* N5 L! w- M  I4 T: j
    这两个方案有什么大的问题没有，另外哪种比较合理，希望大伙讨论下，最好说明理由
    5 v$ S4 k4 [' ^4 l' s4 A

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    liuxiang5119
  • TA的每日心情
    慵懒
    2020-8-10 15:36

    • 签到天数: 36 天

    [LV.5]常住居民I
    推荐
     楼主| 发表于 2015-9-23 17:27 | 只看该作者
    fallen 发表于 2015-9-23 17:16. d) [" N2 Q0 G- ~4 ~+ A/ T, i5 [9 ]
    模块独立，而且你的RMII或者MII或者其他的总线等可以走的比较长一点。1 u/ T: ?: j% |" I6 o
    你要把网络的弄的太长了或者转接 ...

    4 t/ X, O; n7 t/ v这样的话我RMIL走线大概会在600mil左右，也就是15个mm，然后FPC接插件线长会在10mm，这样下来总的长度可能会到30mm，这样的长度对RMIL来说影响不会太大么   而且这些线发送和接收组内最好是等长吧    他这个频率最大125M  那么这个传输线必然会对其他信号有干扰吧   所以这个传输线我最好得加个屏蔽什么的 ! e4 o  b  r% u3 Q5 D3 J( q- k8 M4 [

    : h$ B3 ]" c  U+ X, x# ^4 r6 q

    点评

    fallen
    RMII，百兆，CLK应该是在50MHZ 如果你确定是30mm，那么就不用管，真的很短。按照一般原则，包地就行。  详情 回复 发表于 2015-9-23 17:35

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    liuxiang5119
  • TA的每日心情
    慵懒
    2020-8-10 15:36

    • 签到天数: 36 天

    [LV.5]常住居民I
    推荐
     楼主| 发表于 2015-9-25 08:55 | 只看该作者
    zlpkcnm 发表于 2015-9-24 16:12( n* A; W8 \7 l. m" O9 M9 V4 j
    第二种~~~~第一种你会知道什么叫住丢包严重，你会知道很失败~~~而且第一种很可能对EMC影响大

    $ M& M/ _! X7 s* t- w6 [按照我的理解  第一种差分线对EMC影响应该最小  而且应该会好控制
    / A+ q: V/ X: L" d; Y8 z第二种上边都是高速的收发线   引线必然会当天线使 而且结构上这些个接线是从DDR上方过去的   6 {  V$ h9 D' `
    当然可能我的理解有误  5 w# o2 m# J+ |
    一开始使用第一种主要就是想差分对的EMC好控制   没想和网口变压器距离远近到底什么情况这个问题  G/ A/ P% N6 m
    & z3 d2 ^9 ]& X4 e: \

    点评

    zlpkcnm
    差分高速信号走内层，EMC很好控制；如果走表层好像有问题 我个人认为差分线平面，差分线外的磁场比较弱，因为两条线电平相反，但是两条线之间的磁场是增强了的。所以我认为差分线之间垂直于PCB板的磁场很强，  详情 回复 发表于 2015-9-25 09:34

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    zlpkcnm

    该用户从未签到
    推荐
    发表于 2015-9-25 09:34 | 只看该作者
    liuxiang5119 发表于 2015-9-25 08:554 F6 w* y$ ~4 p
    按照我的理解  第一种差分线对EMC影响应该最小  而且应该会好控制
    4 |- B; X' }: b, x2 L第二种上边都是高速的收发线   引线必 ...
    1 b5 @, ~8 u) k4 t9 F' Z) r4 w
    差分高速信号走内层，EMC很好控制；如果走表层好像有问题% H+ X( S  r* f+ }# F

    / V& e6 w' \" G5 W7 F! }/ _) H0 \2 y* X0 K

    6 `0 s# y. S" q( n" g) i4 {. G我个人认为差分线平面，差分线外的磁场比较弱，因为两条线电平相反，但是两条线之间的磁场是增强了的。所以我认为差分线之间垂直于PCB板的磁场很强，两条线产生的叠加了。那么差分线过度（太长）放在PCB表层会引起EMC问题。这是我个人理解。
    # T2 y9 v! u" A& k* D" A

    点评

    liuxiang5119
    理解这个现象 但是实际应用是差分线在PCB上走线大概在5cm左右，然后经过接插件到接口板上，而且接插件上的接线是可以做屏蔽处理的，总比十几根高速线引出去好吧（个人感觉）， 但是现在好多事说第2种好点，这样网  详情 回复 发表于 2015-9-25 13:31

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    fallen

    该用户从未签到
    2#
    发表于 2015-9-23 16:07 | 只看该作者
    显然是2，没啥好说的。

    点评

    liuxiang5119
    额 好直接 不过可以给稍微解释下么 现在是用的第一种方案，我想给改第二种，涉及到结构什么的变动，所以必须要有一个确定的解释，解释这样的好处以及原先方案的问题。  详情 回复 发表于 2015-9-23 16:37

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    菩提老树

    该用户从未签到
    3#
    发表于 2015-9-23 16:16 | 只看该作者
    版主已经说了是2，这就是2啦；至于理由的话，很显然PHY尽量离CONN近一点比较好

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    liuxiang5119
  • TA的每日心情
    慵懒
    2020-8-10 15:36

    • 签到天数: 36 天

    [LV.5]常住居民I
    4#
     楼主| 发表于 2015-9-23 16:37 | 只看该作者
    fallen 发表于 2015-9-23 16:07
    1 {# Z3 [  G; s  g: i显然是2，没啥好说的。

    ' r: J# v: }, _2 p0 ]. u8 v额   好直接    不过可以给稍微解释下么     - w: J- R! G9 w) h
    现在是用的第一种方案，我想给改第二种，涉及到结构什么的变动，所以必须要有一个确定的解释，解释这样的好处以及原先方案的问题。) W1 [. z" a% k6 B' v% X

    8 z/ l# {% V5 i* o4 z

    点评

    fallen
    模块独立，而且你的RMII或者MII或者其他的总线等可以走的比较长一点。 你要把网络的弄的太长了或者转接几次是不好的选择。  详情 回复 发表于 2015-9-23 17:16
    liuxiang5119
    因为现在公司自己测试只有百兆的网络，所以测试不会有什么问题，关键后期实际现场用是千兆，担心会有其他问题出现  详情 回复 发表于 2015-9-23 16:38

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    liuxiang5119
  • TA的每日心情
    慵懒
    2020-8-10 15:36

    • 签到天数: 36 天

    [LV.5]常住居民I
    5#
     楼主| 发表于 2015-9-23 16:38 | 只看该作者
    liuxiang5119 发表于 2015-9-23 16:37/ @9 \$ ?) N9 F
    额   好直接    不过可以给稍微解释下么     : p9 w/ e, b8 U! l' \
    现在是用的第一种方案，我想给改第二种，涉及到结构什么的 ...
    % T9 ?2 Z6 i5 L
    因为现在公司自己测试只有百兆的网络，所以测试不会有什么问题，关键后期实际现场用是千兆，担心会有其他问题出现
    0 ^0 b4 }6 [5 I0 `) W* ~

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    fallen

    该用户从未签到
    6#
    发表于 2015-9-23 17:16 | 只看该作者
    liuxiang5119 发表于 2015-9-23 16:37: L9 x2 a) L/ D0 p  o" c
    额   好直接    不过可以给稍微解释下么     9 L0 `" K$ [( {. \( q2 {6 m. ^: m2 @; w6 a
    现在是用的第一种方案，我想给改第二种，涉及到结构什么的 ...

    " J3 p0 i) p! r& W5 Y模块独立，而且你的RMII或者MII或者其他的总线等可以走的比较长一点。
    " l2 X; Z- F# Y3 y6 ~, Q你要把网络的弄的太长了或者转接几次是不好的选择。
    ' t. j6 B( z5 F4 ]

    点评

    liuxiang5119
    这样的话我RMIL走线大概会在600mil左右，也就是15个mm，然后FPC接插件线长会在10mm，这样下来总的长度可能会到30mm，这样的长度对RMIL来说影响不会太大么 而且这些线发送和接受组内最好是等长吧 他这个频率最大  详情 回复 发表于 2015-9-23 17:27

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    fallen

    该用户从未签到
    8#
    发表于 2015-9-23 17:35 | 只看该作者
    liuxiang5119 发表于 2015-9-23 17:272 c& V4 ^4 [9 U# l9 _
    这样的话我RMIL走线大概会在600mil左右，也就是15个mm，然后FPC接插件线长会在10mm，这样下来总的长度可 ...
    % w" e5 G  {" A% o2 L- X
    RMII，百兆，CLK应该是在50MHZ7 g+ \/ T" G" U7 a
    如果你确定是30mm，那么就不用管，真的很短。按照一般原则，包地就行。. W4 o9 V1 Z# m. l

    点评

    liuxiang5119
    这个芯片是千兆的，做这些主要就是为了千兆那个考虑，所以CLK是125M  详情 回复 发表于 2015-9-23 17:38

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    liuxiang5119
  • TA的每日心情
    慵懒
    2020-8-10 15:36

    • 签到天数: 36 天

    [LV.5]常住居民I
    9#
     楼主| 发表于 2015-9-23 17:38 | 只看该作者
    fallen 发表于 2015-9-23 17:358 z) p' k& E6 p" m' u' ]# Z) a
    RMII，百兆，CLK应该是在50MHZ# @1 M7 X3 J1 l1 j. H' J
    如果你确定是30mm，那么就不用管，真的很短。按照一般原则，包地就行。

    $ ~' o' s2 j  b$ b$ y" V这个芯片是千兆的，做这些主要就是为了千兆那个考虑，所以CLK是125M  $ ?" h! \& g1 j7 V2 R

    - j9 r- x+ e9 b' {. w+ J

    点评

    kevin890505
    原因版主说了。 信号方面，实际弄过RGMII,SSSMII,MII走个30cm刚刚的，QSGMII都有30cm左右，这些虽然不一样，但以此类推，只要线长误差不太大，你那随便整了，不过还是可以整个组内等长，和其他信号拉开到5W间距足矣  详情 回复 发表于 2015-9-23 22:49
    fallen
    没事，放心大胆的弄。SDRAM的CLK 166M的都是随便画，当然这跟芯片的时序也有关系。你只要按照一般原则处理好了，是没有问题的。  详情 回复 发表于 2015-9-23 17:58

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    fallen

    该用户从未签到
    10#
    发表于 2015-9-23 17:58 | 只看该作者
    liuxiang5119 发表于 2015-9-23 17:38. C( a! S* F9 u0 H
    这个芯片是千兆的，做这些主要就是为了千兆那个考虑，所以CLK是125M

    ( J: p6 y) ?$ p; `4 R3 o, Y没事，放心大胆的弄。SDRAM的CLK   166M的都是随便画，当然这跟芯片的时序也有关系。你只要按照一般原则处理好了，是没有问题的。
    ' F4 C0 e3 w  ^7 F  w

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    pex857617729
  • TA的每日心情
    无聊
    2019-11-20 15:37

    • 签到天数: 1 天

    [LV.1]初来乍到
    11#
    发表于 2015-9-23 19:41 | 只看该作者
    有条件的话，可以做下网口一致性测试，看看。

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    kevin890505

    该用户从未签到
    12#
    发表于 2015-9-23 22:49 | 只看该作者
    liuxiang5119 发表于 2015-9-23 17:38
    * Z* c, A5 V7 F! o这个芯片是千兆的，做这些主要就是为了千兆那个考虑，所以CLK是125M
    , a. d6 u7 H9 s7 y4 D3 R6 y- v+ y
    原因版主说了。1 M+ a. }& T3 h3 H9 Y$ {3 w$ f- u
    信号方面，实际弄过RGMII,SSSMII,MII走个30cm刚刚的，QSGMII都有30cm左右，这些虽然不一样，但以此类推，只要线长误差不太大，你那随便整了，不过还是可以整个组内等长，和其他信号拉开到5W间距足矣，多层板子就走到内层去，稍微注意下，相出问题都难。/ W$ x* A4 f1 J' x6 H

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    天天在线

    该用户从未签到
    13#
    发表于 2015-9-24 08:17 | 只看该作者
    学习的漂过

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    zlpkcnm

    该用户从未签到
    14#
    发表于 2015-9-24 16:12 | 只看该作者
    第二种~~~~第一种你会知道什么叫住丢包严重，你会知道很失败~~~而且第一种很可能对EMC影响大% Z0 R7 H3 v8 \1 E! U

    点评

    liuxiang5119
    按照我的理解 第一种差分线对EMC影响应该最小 而且应该会好控制 第二种上边都是高速的收发线 引线必然会当天线使 而且结构上这些个接线是从DDR上方过去的 当然可能我的理解有误 一开始使用第一种主要就  详情 回复 发表于 2015-9-25 08:55

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    下一页 »
    12下一页
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-6 19:54 , Processed in 0.171875 second(s), 38 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表