找回密码
 注册
关于网站域名变更的通知
查看: 2090|回复: 15
打印 上一主题 下一主题

[仿真讨论] DDR2地址线仿真碰到的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-9-23 11:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
平台情况: Freescale MPC8313 powerPC cpu,挂载2颗DDR2颗粒,micron的MT47H64M16HR,为了省成本,没有将地址线上拉到VTT0 K+ G1 |- U5 \
背景介绍:我们信号完整性部门测试DDR2的地址线和Cammond线的overshoot/overshoot area超标,软件已经将驱动能力设置到了最低,实际测试波形如下 由图片可知,undershoot虽然看上去有俯冲,但是没有超标,overshoot看上去没有过冲,但是却超标了,再仔细看图片,原来波形的高电平竟然达到了1.9V,而示波器的软件是按照1.8V作为参考来计算overshoot的,所以问题出现在高电平的幅值上面,我推测原因是因为没有加VTT上拉。
! ?' x4 j8 u0 h/ H; n- Z: O于是我利用刚刚学会的反射仿真来是试一把,可是,现实非常地打击人啊:(,下面是仿真碰到的问题,请大神帮忙分析:
4 z4 A% [$ O' v* w1)我在allegro里面设置好元器件的model,然后直接将网络的topology拽到Sig xplorer里面,仿真出来有两个地方都和实际波形不符合,第一个就是上升沿竟然也有很大的俯冲,第二个就是,最终电平竟然稳定在了1.8V
! R0 F/ y/ h5 D# m6 ^" V2)我打开sig xplorer,直接在里面构建拓扑,仿真出来,电平倒是稳定在了1.9V,和实际测试差不多,但是上升沿还是有过冲,和实测不符合。
- M4 R' z: r7 f& V/ R) h2 B0 V求大神帮忙看看我哪里出问题了,折腾了2天了,哎
! Y; i' _" G  H# W4 O" i! W多谢多谢0 t* X  [$ V! h5 ?  l  t

& h1 j8 x  f) a! N$ [

该用户从未签到

推荐
发表于 2015-9-25 13:36 | 只看该作者
楼主,你好,能不能描述下如下问题
9 I1 p" H: e# N: h; C- X1 给出你所测信号的拓扑结构图,各个部分的线长最好标注下
- l5 q. R" ]2 J/ S2 给出你测试波形上的测试点,就是说你整条链路上的哪个点测试得到的波形
0 c3 J& V# J% L  ~: r' x7 P8 s0 B3 实际ddr运行的参数设置,比如driver设置的是什么类型等0 b2 ]8 s% ~% ~
4 说下你的测试条件,比如示波器带宽,探头选择等

点评

这个回复点赞,这才像解决问题的样子  详情 回复 发表于 2015-9-25 14:08

该用户从未签到

2#
 楼主| 发表于 2015-9-23 11:25 | 只看该作者
呼唤大神们啊

该用户从未签到

3#
发表于 2015-9-23 12:01 | 只看该作者
这个就是实测和仿真的差距。有这种差异是很正常的,毕竟你的参数设置不一定一模一样,另外,你的设计DDR2的仿真和测试所使用的模型(实际使用寄存器改变,仿真是手动调整)有可能还不一样。后面的就看你自己悟了。

该用户从未签到

4#
发表于 2015-9-23 13:26 | 只看该作者
有些情况是仿真不出来的,你的供电电压是不是太高了

该用户从未签到

5#
发表于 2015-9-23 13:32 | 只看该作者
从图上看,上升沿比下降沿缓,所以下冲要比上冲严重,那么上冲不明显就可以理解了

该用户从未签到

6#
 楼主| 发表于 2015-9-23 13:55 | 只看该作者
我的DDR VDD是1.8V,很准确,我测量过了。为什么地址线是1.9V?,难道是由于探头的接地点选择的不好?有电压轨道跌落?

点评

这与你的VDD有什么关系呢?照你这样说,电源正确,板子就不会有问题了。  详情 回复 发表于 2015-9-23 16:14
我猜是你的驱动电压设置问题。  详情 回复 发表于 2015-9-23 15:54

该用户从未签到

7#
发表于 2015-9-23 15:54 | 只看该作者
windrobust 发表于 2015-9-23 13:55$ v- l+ L( |$ }1 T: H8 J! |" B
我的DDR VDD是1.8V,很准确,我测量过了。为什么地址线是1.9V?,难道是由于探头的接地点选择的不好?有电压 ...
; F5 U2 l; P0 H6 y3 _8 \7 _
我猜是你的驱动电压设置问题。$ F/ A$ \3 F* @0 t& \* ^
/ {8 v6 W( q5 F

该用户从未签到

8#
发表于 2015-9-23 16:14 | 只看该作者
windrobust 发表于 2015-9-23 13:552 e5 f: E2 p  W1 v+ m0 ?/ C
我的DDR VDD是1.8V,很准确,我测量过了。为什么地址线是1.9V?,难道是由于探头的接地点选择的不好?有电压 ...

# g, r! e, b9 K  o, s1 _! ?这与你的VDD有什么关系呢?照你这样说,电源正确,板子就不会有问题了。

该用户从未签到

9#
发表于 2015-9-23 22:24 | 只看该作者
VDD电压很稳跟号信的Overshoot没有必然的关系,Overshoot过高只与信号线的匹配程度有关,匹配的好,Overshoot较低,反之则高。上升和下降沿本身存在速度不一样,那是与Driver端上下MOS的开关速度不一样有关。仿真的结果与测量值之间的不一致,应该考虑你的模型是否精确,以及信号线建模是否精确有关。

评分

参与人数 1威望 +2 收起 理由
beyondoptic + 2 赞一个!

查看全部评分

该用户从未签到

10#
发表于 2015-9-25 11:08 | 只看该作者
都不实际跑下仿真就给建议,果然都是大神,然后结果呢?问题怎么解决呢

该用户从未签到

12#
发表于 2015-9-25 14:08 | 只看该作者
icy88 发表于 2015-9-24 17:36
1 O$ |7 x8 ?( l- z; b1 g楼主,你好,能不能描述下如下问题
; V8 a  n. ]& L: r1 给出你所测信号的拓扑结构图,各个部分的线长最好标注下. f; @9 \  x; O# M- c
2 给出你测 ...
. s4 v1 s+ J/ z( Y, L, x
这个回复点赞,这才像解决问题的样子1 f) {3 Z# l5 T  o' G1 `

该用户从未签到

13#
 楼主| 发表于 2015-9-26 12:37 | 只看该作者
icy88你好,抱歉,你回复的如此神速,以至于我没有看到你帖子,还是别的兄弟引用我才注意到
6 B0 Q% A5 R/ ]* G" ]  @9 S; O我的topology如下图所示:
& F9 G0 A! K2 m# v
0 A" J2 k6 W0 O; C7 ]8 r7 V/ m示波器的探头是放在了VIA11,或者VIA12上边& H0 I7 b0 c: g5 a# E
DDR2的driver已经通过软件设置到了minidriver,仿真的时候也选择的minidriver模型% |- X+ O1 G6 D) `) \. o3 S" T
示波器的和探头的带宽都是12G,实际测试波形如下 :
1 z1 V& F% V( u7 ~2 }4 ^+ R8 ]; H5 k  O# \) Y2 ~2 G

点评

不好意思哈,最近都没怎么上网,我看了下你的结构,我这边试着搭建了一些拓扑结构,也是会存在过冲的问题的,所以仿真方法上应该没有什么问题。至于仿真出来的波形和实际测试的不符,可能有很多的原因,上面也  详情 回复 发表于 2015-11-2 15:41

该用户从未签到

14#
 楼主| 发表于 2015-9-26 12:40 | 只看该作者
另外,需要说明如下,软件设置驱动能力最小,实测波形和仿真差距比较大,软件设置成HSE模式(这个模式按照规格书就是最小驱动模式),实测波形和仿真比较类似,但是过冲的幅值不太一样$ m# `: c+ ?, }

该用户从未签到

15#
发表于 2015-10-12 23:59 | 只看该作者
了解啦,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-30 19:32 , Processed in 0.171875 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表