DDR的时钟和DQS的等长要求

天天在线 · 发表于 2015-9-21 17:01

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

DDR的时钟和DQS的等长是否有要求，如果有，是如何规定的？

cx1194618648 · 发表于 2015-9-21 19:44

控制在0~200MIL之间

菩提老树 · 发表于 2015-9-21 22:24

按理来讲，这是有要求的。但是如果是DDR3 fly-by拓扑结构，其要求没有那么的严格，可以有比较大的等长范围，比如1000mil，像楼上说的200mil在多拓扑结构下是很难做得到的

xanthecrab · 发表于 2015-9-22 13:08

在DDR3中，DQS和CLK的等长要求需要参考你的Controller和Memory的write leveling and read leveling。一般情况下，Controller和Memory的 write/read leveling足够大，所以才会有楼上所说的1000mil等长也可以（和你的速率也有一定关系）。另外，有极少厂家的DDR3 memory不支持write leveling，那就需要你做严格的等长了。

kevin890505 · 发表于 2015-9-23 13:25

哈哈，楼上都说了关键了。DDR3关注下控制器是否支持write leveling

天天在线 · 发表于 2015-9-23 13:40

多谢多谢谢

deutgao · 发表于 2015-10-18 23:42

一般控制器内部有DLL，自动控制CLK和DQS的时序，基本满足Tdqs就可以了

帐号		自动登录	找回密码
密码			注册

DDR的时钟和DQS的等长要求

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1