两个工程，各一个原理图一个PCB，如何将两个PCB和合并到一块？

any_014

- A. t3 o) H, [8 |其中一个是核心板，一个是母板。原来是分开的，通过排针链接。
# t7 u3 y( M; J( ?现在想一个母板中直接嵌入两个核心板，就是都在一个板子上。
3 c# a6 K: @, ^4 B/ H  h* M有什么办法呢？头疼。
5 @+ Q  e& V+ z3 U
---------------------------------------------------------------------------
4 c6 s# |. s" c/ d1 R
" S& v" A% |3 s' G总结一下吧。
层次化原理图设计，将核心板原理图repeat两份，后来的这份按照之前画好的执行copy room formats后，可变成排列走线一样(貌似敷铜没有复制成功)。
3 S/ [: `  r3 A* ?0 q原来的原理图是sheet2，对应的pcb图上的两部分网络和元件名都自动加上了_sheet21和_sheet22。
然后又把母板的原理图和考进工程来，因为之前的元件名和网络名都自动加上了后缀，所以基本上不可能和现在家的母板有重名(电源网络除外)。
把母板pcb再拷贝添加进现有的pcb里来，就可以和原理对应上了。
* I, A  i7 B0 S+ g  j( S# T
/ j, Y6 ^, P8 a4 X7 u1 O. j最后遇到的问题我另发帖询问吧，这个算是结贴了。

himonika

1. 强制合并：新建一个新的PCB，然后把你要拼的PCB复制，并粘贴到这个新的PCB上，粘贴时候记得勾选允许位号重复，保持网络这两个选项；
  r; |0 u" ]0 O5 H
% ]7 ~$ v- v0 `9 h# B2. 普通合并：将原理图都放在同一个项目下，然后要新建一个顶层图，并放置sheet symbol，即使这两个板子上相互独立的，然后按照方法一新建PCB并进行合并；
9 T$ h! M4 t0 O
特别要注意，新建的pcb的环境要跟你已完成的PCB的环境是一样的，比如规则，叠层。
- E  L# @. i& p9 \/ A  a& |
0 n9 e" M4 L& @+ Z& w( R' |如果层数或者厚度要求不一样，那还是放弃吧。

any_014

最好的办法是两个工程的原理图能对应上，元件编号不冲突，然后把两个PCB复制到一个PCB里，对应两个原理图。

any_014

谢谢回复。
7 [4 X8 u" g/ z( Y. o& F" `' Z- [  p- D粘贴时允许位号重复，这个选项在哪里找呢？
或者，粘帖的时候，能否元件标号自动重新分配？

any_014

* F3 p5 |) j" s3 ]  ?1 X# \试着放置sheet symbol，然后将其对应原来的原理图sheet2，又设置其属性为repeat(sheet2,1,2)
结果出了两个room，分别为：sheet21和sheet22，但原Pcb上的所有元件都被移除了。

- E) ~0 t* Q' ]# j
我是按附件中的说明操作的。
0 {* W! W  `' b/ ^0 U* {' s Altium Designer 中原理图及PCB多通道功能设计 by pkkong.pdf (1.51 MB, 下载次数: 49)

2015-9-11 16:42 上传

点击文件名下载附件
下载积分: 威望 -5

+ L" t. K& r9 Y$ N: ^7 J9 T2 T$ X

any_014

himonika 发表于 2015-9-11 16:01
1. 强制合并：新建一个新的PCB，然后把你要拼的PCB复制，并粘贴到这个新的PCB上，粘贴时候记得勾选允许位号 ...

. y* C& |" C/ e0 T9 r1 p另画了个简单的工程测试了下。
* T) B. c3 o0 K& ~画了个图，然后改成多通道画法，复用3次。更新到PCB后确实出现了3个ROM及相应元件，摆放好一个后，可以copy room formats，另外的room就变成了同样的摆放及连线。

# B: C7 V+ U6 |但，回到原理图后，改成复用5次，更新PCB后又出了2个ROM及相应元件，但再次copy room formats后，却提示：“the source and destination rooms are members of different channel chasses”
' d4 {; i* N; d
% R# i$ m7 L) F2 N/ q9 k

2723498933

any_014 发表于 2015-9-11 16:22
* ]' P6 F$ s: [5 y( v- n4 ~谢谢回复。
1 T" H) `/ M. S1 x/ h- Q9 C- O- y$ u粘贴时允许位号重复，这个选项在哪里找呢？
! f7 @! b5 Q) d或者，粘帖的时候，能否元件标号自动重新分配？

/ S- X4 I. |* ]; K" r特殊粘贴！可以实现位号重复！
# K* L& X- ^% N# X. T4 P

any_014

2723498933 发表于 2015-9-12 08:35
/ @% _3 A' F1 j+ |4 c! ~% h9 E特殊粘贴！可以实现位号重复！

! f. g) C/ U3 A  B* ?( `5 j谢谢，特殊粘帖的话，可以实现元件号重名，也可以保持原来的网络，但这样两部分电路不是就有很多飞线了吗？

今天试了层次化原理图设计，复制成功了，但敷铜没复制过来。

any_014

请教：sheet2复用了2次，对应的pcb中的电路为sheet21和sheet22，现在想将另一个原理图中的网络9连到sheet21网络里的9，不知道该怎么操作了。请过来人指点。
+ F; z* ^5 x+ \" I* a10，11，12这样连过去的话，sheet21和sheet22里的相应管脚都会连过去，不是我想要的。
6 n$ T8 n6 G' K/ i# Z8 u
7 `' x4 ~5 l+ E

另：本来想用总线连接的，直接联系啊[1..100]到另一个sheet里的[1..100]，结果ad崩溃了。

neon

合并不是那么好做的，不过也还是有办法的，三言两语说不清楚。

himonika

any_014 发表于 2015-9-11 17:35
! p& M; ]: B* _' W+ A% H) ]/ a0 u另画了个简单的工程测试了下。
" P# p% v' R4 n' \% j- s, v. I  X( ?画了个图，然后改成多通道画法，复用3次。更新到PCB后确实出现了3个ROM及 ...

5 v4 h7 \8 o8 z5 [1 V: ~你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了？？添加进去就可以了。
. _) q$ d7 g$ m' U: g9 t* ^

himonika

any_014 发表于 2015-9-12 11:22
+ n$ Q5 g1 j% M5 J8 U谢谢，特殊粘帖的话，可以实现元件号重名，也可以保持原来的网络，但这样两部分电路不是就有很多飞线了吗 ...

7 @6 v: ]$ r* z" H+ d很多飞线是无法避免的，除非你把两个原理图的网络都改成没有重复网络名的，这不现实；
1 y% @# }% d9 O7 L
一般你在复制之前，可以在各自的PCB检查DRC错，确认无错后在复制。
4 G4 T9 ~2 M5 I: S建议你把复制改为剪切，这样你可以确保是不是所有东西都被你复制了，剪切完源文件不要保存就可以了。

7 z, c; c4 k( ^) U敷铜没复制过来这个问题，你试试复制的时候，对于重新铺铜的提示选择“否”