找回密码
 注册
关于网站域名变更的通知
查看: 8724|回复: 11
打印 上一主题 下一主题

两个工程,各一个原理图一个PCB,如何将两个PCB和合并到一块?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-9-11 14:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
1金币
本帖最后由 any_014 于 2015-9-12 16:03 编辑   @) p8 d7 g" ~# O0 w% Z7 o  G, Z# ~

2 m: T5 C9 |/ L3 l其中一个是核心板,一个是母板。原来是分开的,通过排针链接。& W; N/ P8 ^1 H# Q+ h
现在想一个母板中直接嵌入两个核心板,就是都在一个板子上。' l1 l5 z" `, b9 s0 c5 O
有什么办法呢?头疼。( s, ?7 y4 A9 v5 v# F# O

* C" d9 o5 x; F9 f6 R5 B---------------------------------------------------------------------------$ i' j+ ?- Z  L4 Q4 d

" ]! i7 U7 R4 z, p8 ^2 s2 V6 Y总结一下吧。
" l; @/ O9 @% n) _5 A' B层次化原理图设计,将核心板原理图repeat两份,后来的这份按照之前画好的执行copy room formats后,可变成排列走线一样(貌似敷铜没有复制成功)。
0 C) s6 v* Z7 R, B8 v原来的原理图是sheet2,对应的pcb图上的两部分网络和元件名都自动加上了_sheet21和_sheet22。
: }1 Y; a0 O' {1 p然后又把母板的原理图和考进工程来,因为之前的元件名和网络名都自动加上了后缀,所以基本上不可能和现在家的母板有重名(电源网络除外)。
( g4 H8 c( z4 F: Y把母板pcb再拷贝添加进现有的pcb里来,就可以和原理对应上了。
; C" p0 ~- s) G5 ?, W. p3 a8 N8 _2 \* {2 H0 H7 F
最后遇到的问题我另发帖询问吧,这个算是结贴了。( L. d1 m5 c5 c" d3 p

最佳答案

查看完整内容

1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号重复,保持网络这两个选项; 2. 普通合并:将原理图都放在同一个项目下,然后要新建一个顶层图,并放置sheet symbol,即使这两个板子上相互独立的,然后按照方法一新建PCB并进行合并; 特别要注意,新建的pcb的环境要跟你已完成的PCB的环境是一样的,比如规则,叠层。 如果层数或者厚度要求不一样,那还是放弃吧。

该用户从未签到

2#
发表于 2015-9-11 14:06 | 只看该作者
1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号重复,保持网络这两个选项;% j# p8 @' l: x: q

) l# F! K5 A) z' N$ n, Y2. 普通合并:将原理图都放在同一个项目下,然后要新建一个顶层图,并放置sheet symbol,即使这两个板子上相互独立的,然后按照方法一新建PCB并进行合并;1 x- v2 o* ^' ~0 Q' J' t

% c" X& E* G0 k特别要注意,新建的pcb的环境要跟你已完成的PCB的环境是一样的,比如规则,叠层。- k' K, C% ~% z" K7 j3 H
% a. K2 ?, Y) {3 U
如果层数或者厚度要求不一样,那还是放弃吧。

点评

另画了个简单的工程测试了下。 画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及相应元件,摆放好一个后,可以copy room formats,另外的room就变成了同样的摆放及连线。 但,回到原理图  详情 回复 发表于 2015-9-11 17:35

该用户从未签到

3#
 楼主| 发表于 2015-9-11 14:16 | 只看该作者
最好的办法是两个工程的原理图能对应上,元件编号不冲突,然后把两个PCB复制到一个PCB里,对应两个原理图。

该用户从未签到

4#
 楼主| 发表于 2015-9-11 16:22 | 只看该作者
谢谢回复。  C9 O0 S- X9 P$ H0 A; ?9 \5 A" k2 f
粘贴时允许位号重复,这个选项在哪里找呢?' [- h$ t6 g6 u+ E4 F
或者,粘帖的时候,能否元件标号自动重新分配?

点评

特殊粘贴!可以实现位号重复!  详情 回复 发表于 2015-9-12 08:35

该用户从未签到

5#
 楼主| 发表于 2015-9-11 16:40 | 只看该作者
本帖最后由 any_014 于 2015-9-11 16:43 编辑 3 B, I1 e1 G/ `4 b4 I

% A3 r! k- t) g试着放置sheet symbol,然后将其对应原来的原理图sheet2,又设置其属性为repeat(sheet2,1,2)% o0 U3 V1 x1 e$ @
结果出了两个room,分别为:sheet21和sheet22,但原Pcb上的所有元件都被移除了。
* F) P; n1 f) E. w7 l
' e% S! U$ n0 n* x& Q4 w# D0 m5 x8 z0 f, f3 j! ~$ n5 U# x' B0 ^( u7 n
我是按附件中的说明操作的。/ I$ M5 I7 S  t) t. C
Altium Designer 中原理图及PCB多通道功能设计 by pkkong.pdf (1.51 MB, 下载次数: 49)
3 a, ?% w2 L. E0 ?, X6 b3 z3 f6 \2 ~
: z6 r& N6 W5 z2 F

该用户从未签到

6#
 楼主| 发表于 2015-9-11 17:35 | 只看该作者
himonika 发表于 2015-9-11 16:01
1 s  E* e8 J; n& C1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号 ...
+ N0 Y2 \6 [, P- ~" J
另画了个简单的工程测试了下。
! U& g7 l; q+ k3 K画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及相应元件,摆放好一个后,可以copy room formats,另外的room就变成了同样的摆放及连线。
; Z2 ]7 q8 v7 U8 t4 O! c. u* @; U8 I( e
5 v9 n4 z1 _/ u$ }但,回到原理图后,改成复用5次,更新PCB后又出了2个ROM及相应元件,但再次copy room formats后,却提示:“the source and destination rooms are members of different channel chasses”
# }& R9 J7 d0 ~& |8 l$ ^! c9 @( e1 K+ t- x2 G

点评

你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了??添加进去就可以了。  详情 回复 发表于 2015-9-14 17:29

该用户从未签到

7#
发表于 2015-9-12 08:35 | 只看该作者
any_014 发表于 2015-9-11 16:22/ ^4 T8 k6 [! o3 r# A+ f$ g
谢谢回复。& f3 b. M1 [) _- J6 _. Z
粘贴时允许位号重复,这个选项在哪里找呢?
1 _$ R5 U1 j& ~- O# _或者,粘帖的时候,能否元件标号自动重新分配?

1 w3 m/ D. E/ \' v特殊粘贴!可以实现位号重复!
( J, ]! f  b  W& F5 D

点评

谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗? 今天试了层次化原理图设计,复制成功了,但敷铜没复制过来。  详情 回复 发表于 2015-9-12 11:22

该用户从未签到

8#
 楼主| 发表于 2015-9-12 11:22 | 只看该作者
2723498933 发表于 2015-9-12 08:35# n$ n: H# N# u1 Y0 w
特殊粘贴!可以实现位号重复!

! K, G3 F: m5 c1 D: T0 R6 }谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗?; V  e% L! B) C  ?) f0 i# T* M( a
9 g8 d( L' H% e/ H) |6 }  d* w" z$ z
今天试了层次化原理图设计,复制成功了,但敷铜没复制过来。
0 T2 p) l2 N$ P+ M7 ~

点评

很多飞线是无法避免的,除非你把两个原理图的网络都改成没有重复网络名的,这不现实; 一般你在复制之前,可以在各自的PCB检查DRC错,确认无错后在复制。 建议你把复制改为剪切,这样你可以确保是不是所有东西都  详情 回复 发表于 2015-9-14 17:33

该用户从未签到

9#
 楼主| 发表于 2015-9-12 15:07 | 只看该作者
本帖最后由 any_014 于 2015-9-12 15:09 编辑 3 r" s! f; A" e3 R. N. J

4 O( W/ t5 E1 C* |& Q+ P请教:sheet2复用了2次,对应的pcb中的电路为sheet21和sheet22,现在想将另一个原理图中的网络9连到sheet21网络里的9,不知道该怎么操作了。请过来人指点。
! t( i) s5 w: D8 d! A8 N' X10,11,12这样连过去的话,sheet21和sheet22里的相应管脚都会连过去,不是我想要的。
4 _* y( H, S! h+ v( v' W+ V* |$ f2 D2 C

8 J3 W9 v4 B4 O; c' Z; U, n( v* F4 H4 n, J) Y4 t
另:本来想用总线连接的,直接联系啊[1..100]到另一个sheet里的[1..100],结果ad崩溃了。1 C. a) e! G3 j( v7 p9 p/ j/ `

该用户从未签到

10#
发表于 2015-9-13 21:22 | 只看该作者
合并不是那么好做的,不过也还是有办法的,三言两语说不清楚。

该用户从未签到

11#
发表于 2015-9-14 17:29 | 只看该作者
any_014 发表于 2015-9-11 17:35
/ d0 @$ H0 x2 Z5 k2 L9 g另画了个简单的工程测试了下。
" ^' j. B& m8 _- N' I) `画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及 ...
) E+ r- [. s+ \$ Y
你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了??添加进去就可以了。
- {. w" M! M) u5 f

该用户从未签到

12#
发表于 2015-9-14 17:33 | 只看该作者
any_014 发表于 2015-9-12 11:22
6 e% G' h2 j( V! R8 T5 F- l+ R谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗 ...

' }3 B& I0 H, X! C' Z+ s很多飞线是无法避免的,除非你把两个原理图的网络都改成没有重复网络名的,这不现实;
0 \3 f& g( I: a6 s; U8 Z4 X  z  L) u9 E
一般你在复制之前,可以在各自的PCB检查DRC错,确认无错后在复制。
* o: x6 F  b& K8 u5 l建议你把复制改为剪切,这样你可以确保是不是所有东西都被你复制了,剪切完源文件不要保存就可以了。+ |2 }1 @, Q) B( d! Q0 Z

1 c) f' `7 X9 W6 x! b敷铜没复制过来这个问题,你试试复制的时候,对于重新铺铜的提示选择“否”
6 z  J/ J; e4 I* ~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-6 14:30 , Processed in 0.140625 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表