两个工程，各一个原理图一个PCB，如何将两个PCB和合并到一块？

any_014

- D, e8 |  U8 q! B/ g其中一个是核心板，一个是母板。原来是分开的，通过排针链接。
4 B; G8 X, a2 d; F0 A现在想一个母板中直接嵌入两个核心板，就是都在一个板子上。
有什么办法呢？头疼。

---------------------------------------------------------------------------

总结一下吧。
层次化原理图设计，将核心板原理图repeat两份，后来的这份按照之前画好的执行copy room formats后，可变成排列走线一样(貌似敷铜没有复制成功)。
原来的原理图是sheet2，对应的pcb图上的两部分网络和元件名都自动加上了_sheet21和_sheet22。
' v0 G5 n& b7 h; |, |9 P/ j然后又把母板的原理图和考进工程来，因为之前的元件名和网络名都自动加上了后缀，所以基本上不可能和现在家的母板有重名(电源网络除外)。
把母板pcb再拷贝添加进现有的pcb里来，就可以和原理对应上了。

最后遇到的问题我另发帖询问吧，这个算是结贴了。

himonika

1. 强制合并：新建一个新的PCB，然后把你要拼的PCB复制，并粘贴到这个新的PCB上，粘贴时候记得勾选允许位号重复，保持网络这两个选项；
, i! `' T* i; c3 b6 m7 Z
, C! Z# q% A$ h+ h2. 普通合并：将原理图都放在同一个项目下，然后要新建一个顶层图，并放置sheet symbol，即使这两个板子上相互独立的，然后按照方法一新建PCB并进行合并；

$ W9 n, Z, Z3 }特别要注意，新建的pcb的环境要跟你已完成的PCB的环境是一样的，比如规则，叠层。
8 c* V; k) U7 B
如果层数或者厚度要求不一样，那还是放弃吧。

any_014

最好的办法是两个工程的原理图能对应上，元件编号不冲突，然后把两个PCB复制到一个PCB里，对应两个原理图。

any_014

谢谢回复。
粘贴时允许位号重复，这个选项在哪里找呢？
7 v+ D% \) o. `9 @8 g$ Q5 Z/ M, c或者，粘帖的时候，能否元件标号自动重新分配？

any_014

& s4 y  v: ]( _
试着放置sheet symbol，然后将其对应原来的原理图sheet2，又设置其属性为repeat(sheet2,1,2)
+ q: K/ ]$ \% }! w$ I, ~结果出了两个room，分别为：sheet21和sheet22，但原Pcb上的所有元件都被移除了。
+ r; X. v  c* j7 o

我是按附件中的说明操作的。
Altium Designer 中原理图及PCB多通道功能设计 by pkkong.pdf (1.51 MB, 下载次数: 49)

2015-9-11 16:42 上传

点击文件名下载附件
下载积分: 威望 -5

# s7 a: g2 n9 k0 y

any_014

himonika 发表于 2015-9-11 16:01
1. 强制合并：新建一个新的PCB，然后把你要拼的PCB复制，并粘贴到这个新的PCB上，粘贴时候记得勾选允许位号 ...

另画了个简单的工程测试了下。
! }& ]4 M2 n6 O6 Y; b5 P画了个图，然后改成多通道画法，复用3次。更新到PCB后确实出现了3个ROM及相应元件，摆放好一个后，可以copy room formats，另外的room就变成了同样的摆放及连线。

0 j" |+ E; A. V' @( g但，回到原理图后，改成复用5次，更新PCB后又出了2个ROM及相应元件，但再次copy room formats后，却提示：“the source and destination rooms are members of different channel chasses”
% }5 a; |) g% Y$ e9 N6 Y! [; l% T0 u
- F1 J8 n3 n/ h

2723498933

any_014 发表于 2015-9-11 16:22
& J$ i. `* a  w* w谢谢回复。
2 N' Q- P& d7 g, e粘贴时允许位号重复，这个选项在哪里找呢？
- F$ \. G, M1 E" w或者，粘帖的时候，能否元件标号自动重新分配？

9 X0 J3 A0 I5 H* ~7 i$ s特殊粘贴！可以实现位号重复！
: K0 k  v6 ]" S; i  ~1 h

any_014

2723498933 发表于 2015-9-12 08:35
$ |; Z+ Q' d! B  t  q2 v特殊粘贴！可以实现位号重复！

2 J8 c4 d8 k3 T. p$ c. F. d* a谢谢，特殊粘帖的话，可以实现元件号重名，也可以保持原来的网络，但这样两部分电路不是就有很多飞线了吗？

! g  s4 x5 E- ~2 \7 P# t今天试了层次化原理图设计，复制成功了，但敷铜没复制过来。

any_014

3 G* n3 q$ A4 @" j- S" S
请教：sheet2复用了2次，对应的pcb中的电路为sheet21和sheet22，现在想将另一个原理图中的网络9连到sheet21网络里的9，不知道该怎么操作了。请过来人指点。
5 \5 b( ~- W. u' U! f+ q10，11，12这样连过去的话，sheet21和sheet22里的相应管脚都会连过去，不是我想要的。
, b0 B) L0 v5 Q2 i; Q1 f: s* J

. e) K2 q1 J5 V; z$ Q. H
另：本来想用总线连接的，直接联系啊[1..100]到另一个sheet里的[1..100]，结果ad崩溃了。

neon

合并不是那么好做的，不过也还是有办法的，三言两语说不清楚。

himonika

any_014 发表于 2015-9-11 17:35
另画了个简单的工程测试了下。
画了个图，然后改成多通道画法，复用3次。更新到PCB后确实出现了3个ROM及 ...

. R- T# F" B, Z# s" D5 F- B你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了？？添加进去就可以了。

himonika

any_014 发表于 2015-9-12 11:22
谢谢，特殊粘帖的话，可以实现元件号重名，也可以保持原来的网络，但这样两部分电路不是就有很多飞线了吗 ...

很多飞线是无法避免的，除非你把两个原理图的网络都改成没有重复网络名的，这不现实；
7 k8 ]7 u& ?$ t+ `( E& X' @7 E! X
一般你在复制之前，可以在各自的PCB检查DRC错，确认无错后在复制。
建议你把复制改为剪切，这样你可以确保是不是所有东西都被你复制了，剪切完源文件不要保存就可以了。

& I5 {& P2 D9 r敷铜没复制过来这个问题，你试试复制的时候，对于重新铺铜的提示选择“否”