找回密码
 注册
关于网站域名变更的通知
查看: 8819|回复: 11
打印 上一主题 下一主题

两个工程,各一个原理图一个PCB,如何将两个PCB和合并到一块?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-9-11 14:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
1金币
本帖最后由 any_014 于 2015-9-12 16:03 编辑 % Y5 d+ x' k  B5 k: b4 Z- a  J: Z

- D, e8 |  U8 q! B/ g其中一个是核心板,一个是母板。原来是分开的,通过排针链接。
4 B; G8 X, a2 d; F0 A现在想一个母板中直接嵌入两个核心板,就是都在一个板子上。3 i7 S: B* Z. Z' z
有什么办法呢?头疼。9 h& s* I) H% r
2 s( o& P! e2 L+ K$ V* ~
---------------------------------------------------------------------------/ D3 b$ Q& G: N; `  r
( q- }# ~+ B8 j- c
总结一下吧。3 w9 u5 f8 g! i8 e
层次化原理图设计,将核心板原理图repeat两份,后来的这份按照之前画好的执行copy room formats后,可变成排列走线一样(貌似敷铜没有复制成功)。! u8 E9 Y1 J6 C, h
原来的原理图是sheet2,对应的pcb图上的两部分网络和元件名都自动加上了_sheet21和_sheet22。
' v0 G5 n& b7 h; |, |9 P/ j然后又把母板的原理图和考进工程来,因为之前的元件名和网络名都自动加上了后缀,所以基本上不可能和现在家的母板有重名(电源网络除外)。. O+ z8 E. Q& ?; i! Z1 C( W
把母板pcb再拷贝添加进现有的pcb里来,就可以和原理对应上了。* c+ x: }; ]% l8 @
3 O5 n- z" _( U3 C" x: d* y, a# S
最后遇到的问题我另发帖询问吧,这个算是结贴了。2 P. m$ M2 l0 [9 T3 o8 y" T/ I

最佳答案

查看完整内容

1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号重复,保持网络这两个选项; 2. 普通合并:将原理图都放在同一个项目下,然后要新建一个顶层图,并放置sheet symbol,即使这两个板子上相互独立的,然后按照方法一新建PCB并进行合并; 特别要注意,新建的pcb的环境要跟你已完成的PCB的环境是一样的,比如规则,叠层。 如果层数或者厚度要求不一样,那还是放弃吧。

该用户从未签到

2#
发表于 2015-9-11 14:06 | 只看该作者
1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号重复,保持网络这两个选项;
, i! `' T* i; c3 b6 m7 Z
, C! Z# q% A$ h+ h2. 普通合并:将原理图都放在同一个项目下,然后要新建一个顶层图,并放置sheet symbol,即使这两个板子上相互独立的,然后按照方法一新建PCB并进行合并;3 ^$ E1 Z& I/ M: u

$ W9 n, Z, Z3 }特别要注意,新建的pcb的环境要跟你已完成的PCB的环境是一样的,比如规则,叠层。
8 c* V; k) U7 B' S' X! r/ |7 D. _7 t# n9 k! _
如果层数或者厚度要求不一样,那还是放弃吧。

点评

另画了个简单的工程测试了下。 画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及相应元件,摆放好一个后,可以copy room formats,另外的room就变成了同样的摆放及连线。 但,回到原理图  详情 回复 发表于 2015-9-11 17:35

该用户从未签到

3#
 楼主| 发表于 2015-9-11 14:16 | 只看该作者
最好的办法是两个工程的原理图能对应上,元件编号不冲突,然后把两个PCB复制到一个PCB里,对应两个原理图。

该用户从未签到

4#
 楼主| 发表于 2015-9-11 16:22 | 只看该作者
谢谢回复。' M% ^0 c4 z0 C+ T
粘贴时允许位号重复,这个选项在哪里找呢?
7 v+ D% \) o. `9 @8 g$ Q5 Z/ M, c或者,粘帖的时候,能否元件标号自动重新分配?

点评

特殊粘贴!可以实现位号重复!  详情 回复 发表于 2015-9-12 08:35

该用户从未签到

5#
 楼主| 发表于 2015-9-11 16:40 | 只看该作者
本帖最后由 any_014 于 2015-9-11 16:43 编辑
& s4 y  v: ]( _+ b: i; |$ V: e
试着放置sheet symbol,然后将其对应原来的原理图sheet2,又设置其属性为repeat(sheet2,1,2)
+ q: K/ ]$ \% }! w$ I, ~结果出了两个room,分别为:sheet21和sheet22,但原Pcb上的所有元件都被移除了。
+ r; X. v  c* j7 o5 K2 x9 q6 ]( K! O
& Z' i* o3 G4 _9 j8 C; w) _
我是按附件中的说明操作的。! u: K! D! M. z  |- Q: J% F
Altium Designer 中原理图及PCB多通道功能设计 by pkkong.pdf (1.51 MB, 下载次数: 49)
# s7 a: g2 n9 k0 y7 o5 r8 O/ i1 q. w

该用户从未签到

6#
 楼主| 发表于 2015-9-11 17:35 | 只看该作者
himonika 发表于 2015-9-11 16:01# e3 F2 H4 j5 W( Y  `9 o' Y" X' a( f6 u* M
1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号 ...
& j, ]8 |) {  y2 E- X! V
另画了个简单的工程测试了下。
! }& ]4 M2 n6 O6 Y; b5 P画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及相应元件,摆放好一个后,可以copy room formats,另外的room就变成了同样的摆放及连线。$ ^$ T& o; J' [  s& u7 e- p

0 j" |+ E; A. V' @( g但,回到原理图后,改成复用5次,更新PCB后又出了2个ROM及相应元件,但再次copy room formats后,却提示:“the source and destination rooms are members of different channel chasses”
% }5 a; |) g% Y$ e9 N6 Y! [; l% T0 u
- F1 J8 n3 n/ h

点评

你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了??添加进去就可以了。  详情 回复 发表于 2015-9-14 17:29

该用户从未签到

7#
发表于 2015-9-12 08:35 | 只看该作者
any_014 发表于 2015-9-11 16:22
& J$ i. `* a  w* w谢谢回复。
2 N' Q- P& d7 g, e粘贴时允许位号重复,这个选项在哪里找呢?
- F$ \. G, M1 E" w或者,粘帖的时候,能否元件标号自动重新分配?

9 X0 J3 A0 I5 H* ~7 i$ s特殊粘贴!可以实现位号重复!
: K0 k  v6 ]" S; i  ~1 h

点评

谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗? 今天试了层次化原理图设计,复制成功了,但敷铜没复制过来。  详情 回复 发表于 2015-9-12 11:22

该用户从未签到

8#
 楼主| 发表于 2015-9-12 11:22 | 只看该作者
2723498933 发表于 2015-9-12 08:35
$ |; Z+ Q' d! B  t  q2 v特殊粘贴!可以实现位号重复!

2 J8 c4 d8 k3 T. p$ c. F. d* a谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗?0 Z& m" A8 M; h7 J% K

! g  s4 x5 E- ~2 \7 P# t今天试了层次化原理图设计,复制成功了,但敷铜没复制过来。8 p' ]* P9 r( X: N% W) M

点评

很多飞线是无法避免的,除非你把两个原理图的网络都改成没有重复网络名的,这不现实; 一般你在复制之前,可以在各自的PCB检查DRC错,确认无错后在复制。 建议你把复制改为剪切,这样你可以确保是不是所有东西都  详情 回复 发表于 2015-9-14 17:33

该用户从未签到

9#
 楼主| 发表于 2015-9-12 15:07 | 只看该作者
本帖最后由 any_014 于 2015-9-12 15:09 编辑
3 G* n3 q$ A4 @" j- S" S  b* X4 }! A; [6 q
请教:sheet2复用了2次,对应的pcb中的电路为sheet21和sheet22,现在想将另一个原理图中的网络9连到sheet21网络里的9,不知道该怎么操作了。请过来人指点。
5 \5 b( ~- W. u' U! f+ q10,11,12这样连过去的话,sheet21和sheet22里的相应管脚都会连过去,不是我想要的。
, b0 B) L0 v5 Q2 i; Q1 f: s* J6 ~1 }2 Y& u" d5 z9 Y5 ~( I/ \

. e) K2 q1 J5 V; z$ Q. H% ~& y+ J6 f! F" m- {; ~
另:本来想用总线连接的,直接联系啊[1..100]到另一个sheet里的[1..100],结果ad崩溃了。- C( m4 O7 @, W1 J8 ?6 s/ z

该用户从未签到

10#
发表于 2015-9-13 21:22 | 只看该作者
合并不是那么好做的,不过也还是有办法的,三言两语说不清楚。

该用户从未签到

11#
发表于 2015-9-14 17:29 | 只看该作者
any_014 发表于 2015-9-11 17:35+ S/ R0 [8 m8 P! K! ?2 A9 N" C
另画了个简单的工程测试了下。7 g5 T, R4 Q) _% D, w1 s
画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及 ...

. R- T# F" B, Z# s" D5 F- B你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了??添加进去就可以了。) d  g/ p$ R* K+ ^

该用户从未签到

12#
发表于 2015-9-14 17:33 | 只看该作者
any_014 发表于 2015-9-12 11:22" @/ `9 q2 |& E
谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗 ...
6 `  [* M6 t8 R7 H! }* K
很多飞线是无法避免的,除非你把两个原理图的网络都改成没有重复网络名的,这不现实;
7 k8 ]7 u& ?$ t+ `( E& X' @7 E! X$ Z+ }8 A8 F2 p/ x
一般你在复制之前,可以在各自的PCB检查DRC错,确认无错后在复制。3 k) {  J; y: \6 H# b  v8 r* w
建议你把复制改为剪切,这样你可以确保是不是所有东西都被你复制了,剪切完源文件不要保存就可以了。' x- ~3 T5 ~, T9 i

& I5 {& P2 D9 r敷铜没复制过来这个问题,你试试复制的时候,对于重新铺铜的提示选择“否”- b* U/ q" Z8 s  Y, A0 h* @
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-27 03:42 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表