找回密码
 注册
关于网站域名变更的通知
查看: 1168|回复: 5
打印 上一主题 下一主题

封装基板memory data、address、control信号布线

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-9-11 09:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教各位大侠,对于DDR3的memory IO,在设计封装基板时是否需要对Memory 的Data、Address、Control的trace进行等长绕线呢?
. W' [% ~2 J0 d. \( C! y

该用户从未签到

3#
发表于 2015-9-16 14:05 | 只看该作者
等不等长主要看有没有空间
( ]7 W  j: E4 X9 A7 K基板本来空间就小,硬做等长有可能信号更差;这时可以不在pkg内做等长,留给PCB来做等长更好。

该用户从未签到

4#
发表于 2017-3-21 13:35 | 只看该作者
在基板上 做等长 本来就不符合封装设计的思路,空间可能不够,层数也不能太多。* f! q, [. y4 t0 N
一般留着PCB 上做大家熟悉的等长。

该用户从未签到

5#
发表于 2019-5-5 21:12 | 只看该作者
喜欢不做等长
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-18 09:05 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表