布线疑问

964008794

作为一名Layout工程师，布线时常常要遵守这样的规则，例如：非DDR线不能穿DDR区，高速信号不要穿过IC等等，但是有时由于布线空间的限制，不得不穿过这些区域。应该怎么控制风险？这个也没有办法来仿真分析。求高手解答，谢谢了
# @# x2 s# b7 I# h* F

True

我是低手，我认为，仿真这些信号太多太复杂， 任何事情都不是一定的，DDR区线很密，如果要走线，可以走一些不敏感的线，然后离其它线远一点点。同理，IC区也是一样。自己把握。

964008794

True 发表于 2015-8-19 15:32
3 y  M4 ?+ @9 F+ Z' s我是低手，我认为，仿真这些信号太多太复杂， 任何事情都不是一定的，DDR区线很密，如果要走线，可以走一些 ...

) {7 z2 z& k: O# g# V谢谢高手
* T$ y' ^7 E: [* R) _2 c5 n

shark4685

先表明身份。我是警察，不许动。。。。

qingdalj

信号与信号之间，信号与器件之间都会些干扰，很多规则都是定性的，定量很难；这时经验很重要

Coziness_yang

这些需要经验，也需要折衷，有些规则是不容许违背的，有些规则是可以变通的。你想知道可不可以变通，需要你自己去判断，有时候需要付出很多的代价。所以，哥们，路漫漫其修远兮！

cousins

部分仿真还是可以参考的，例如串扰。

jkljop

我只能说理论和实际是有差别的！能完全按照理论做最好，若你线真要走DDR布线区域穿，尽量走在CPU和DDR之间的布线区域，不要穿BGA，尽量把影响做到最小。