找回密码
 注册
查看: 1753|回复: 2
打印 上一主题 下一主题

2片DDR3用FLY-BY-TOPOLOGY要做哪些阻抗匹配?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-8-13 15:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
2片DDR3用FLY-BY-TOPOLOGY要做哪些阻抗匹配?网上查下,好像只要做单端数字线DQ0-31,控制线做50R,?地址线不用?  f: y# w# D( Q3 X& \) A  o

该用户从未签到

2#
发表于 2015-8-13 17:19 | 只看该作者
常规单端做50R,差分100R。最好让板厂给出叠层和算好的线宽线距。

该用户从未签到

3#
发表于 2015-8-26 18:06 | 只看该作者
地址线一般没有那么高的要求,毕竟并不是一致在读地址,速率并不高的,数据线更为重要
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-23 08:28 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表