DDR3基础及设计中的SI和时序问题

龙凤呈祥 · 发表于 2015-8-5 15:50

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由紫菁于 2017-9-15 15:45 编辑

DDR3基础及设计中的SI和时序问题，资料分享给大家，见附件。

游客，如果您要查看本帖隐藏内容请回复

luog · 发表于 2021-10-18 14:12

TA的每日心情

开心
2021-3-19 15:05

签到天数: 63 天

[LV.6]常住居民II

推荐
发表于 2018-4-7 12:00 | 只看该作者

DDR3基础及设计中的S

qiufeng6018 · 发表于 2018-4-7 12:00

DDR3基础及设计中的SI和时序问题 [[url=]修改[/url]]

龙凤呈祥 · 发表于 2016-3-17 08:17

Projectaker 发表于 2016-3-15 11:40
% G; Y# K+ U# L' V1 t楼主，能否在分享同时，把分享的内容给大家说稍微详细点的哦。以便目标性较强。理解~

好建议

nishiyufrank · 发表于 2015-8-6 11:10

谢谢！

龙凤呈祥 · 发表于 2015-8-6 16:17

nishiyufrank 发表于 2015-8-6 11:10
/ R- W v3 s+ S& ~" h5 ?谢谢！

kevin890505 · 发表于 2015-8-11 16:20

看看，不错

himonika · 发表于 2015-8-12 17:10

谢谢分享

rocksyh · 发表于 2015-8-12 19:17

下载了，多谢分享

ssyy0518 · 发表于 2015-8-19 15:55

学习下，谢谢

menghunabc · 发表于 2015-11-18 16:03

xiexie!

小蒋 · 发表于 2015-12-5 09:05

多谢

zxb0403 · 发表于 2015-12-8 13:44

lidonghao119 · 发表于 2015-12-10 21:17

谢谢分享，下来看看

lidonghao119 · 发表于 2015-12-15 16:36

谢谢分享资料

yang315514 · 发表于 2016-2-12 21:56

谢谢

kewen_huang · 发表于 2016-2-16 19:33

谢谢

michael6172 · 发表于 2016-2-17 14:28

正在頭痛DDR3走線的問題，謝謝大大的分享

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] DDR3基础及设计中的SI和时序问题