找回密码
 注册
关于网站域名变更的通知
查看: 1157|回复: 0
打印 上一主题 下一主题

7月培训心得体会

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-8-4 09:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 362912661 于 2015-8-4 09:45 编辑
2 `$ O( S4 G: l8 b. s! y/ j
* |) B8 P& ~' L       关注论坛培训几个月了,终于在7月成行,从广州赶往深圳参加培训。
% @6 t7 o( k% {; t3 |5 Z       这次培训的主题是HDTV的设计实战,基于TI的ARM+DSP8168芯片,从布局上讲,先外而内的摆放接口器件及电路,然后根据CPU出线确定最小系统的位置。- I5 Y' ?) |# C( X- _1 Y
一、8168板分析
1 G9 P" H1 @: s& _1.由于要过CLASS B,表里层不可以走线,中间2层走线不够,所以将第5层抽出来做信号层,从而出现比较奇怪的叠层结构
$ _  X3 ]" R, B6 W2.双通道DDR3,采用的是fly-by拓扑结构,用眼图实例告诉我,DDR3走fly-by比T型结构更合适,波形更接近方波,信号更加平滑9 a% g% E; s' p9 x; h; y+ w' Q
3.由于EMC对信号辐射要求很严格,机壳地与电源地不可以直接连在一起,使用高压电容或者1816磁珠,并且外壳地下面不可以有数字地信号(层间耦合走了),必须挖空
1 U, l0 {1 c- {4 t& I二、DDR布局布线相关知识点
* G! @. V* p# M" Y4 w1.VREF属于电平敏感性信号,不是电流敏感性信号3 N9 H( D) T7 o0 m0 X
2.DDR信号内缩30-40mil(相对于参考平面),防止信号向外辐射% R* H4 V; B. G9 M7 m
3.DDR3一般使用时钟线做target,等长要求一定要参考芯片手册& e4 V  U, q! ]7 n/ s' E
4.注意看主控,是否支持write leveling ,即读写平衡
9 |& {7 G6 n3 d7 r3 ^5.阻抗控制一定要连续,不一定要50欧,40、55都可以,应该是保证信号连续不反射
+ y1 M' F% `* R: [' [6 V6 r6.8168是0.65的球距,一般采用15_8的过孔,保证过孔单边最小距离 4mil,加工无压力7 n9 p2 g# q! |9 o) q0 ], B
三、BGA知识
1 c8 @4 {; x( P! o& x3 a. ^! I( D1.BGA过孔塞油
8 F) K" @! P7 M! C0 p7 q2.BGA最外2层直接扇出
8 m& `, F& ^0 I" B# b3.叠层的时候,考虑层间间距尽量小,这样可以保证走线尽量细,扇出顺利
/ U5 p1 f2 b& r, B& _; E5 ~4.BGA器件周围间距3mm(推荐),最大5mm
5 T2 y* t) {$ O2 ?5.优先走线层的选定,一般情况下,离那个参考平面近,优先作为参考平面,信号回流% Z5 z# k: N9 J8 @5 k
四、电源知识
, I# h' _2 B$ a, n; g1 J3 T2 S' w1.电源是基础,是DDR及高速信号的核心,电源的输入输出GND要连在一起,回路最小原则% Y* f4 R% |9 c5 d3 G. e
2.电感平面下面不覆铜,防止有涡流产生自激
+ @' l$ u- t$ v( b+ b& p3.模拟信号用LDO,没开关噪声,利用散热,把多余的电量散出去# N* B7 M! q+ m: B  ~
4.背面散热开窗问题,开整窗,不美观易短路,建议开小窗,美观实用
; w& ^# p) o: ?/ M# k" I5.电源采样电阻的放置问题,这个着重看电流的走向和干扰因素% i8 f+ ]7 L! ^9 g' Q4 h: j! G
五、千兆网络变压器的处理) Y2 z/ {% s! ?% I# m# J
使用分离变压器,变压器底下全部挖空
/ a0 j3 G$ r! @0 z# L) _使用集成变压器,管脚以上挖空,LED灯走线,不覆地进去,另外,如果有GND信号,直接拉出来连接上即可
% g5 J8 {  _$ K% `/ i; H       另外,我和我同事问了2个问题,由于6月培训,我没有参加,不知道有讲去耦电容的问题,经过杜老师讲解,推荐每个pin脚最好2个,容值相差100倍,每个电源至少一个 。+ m* m+ x3 d" w9 `: N
       后面我问了个关于PCIe的问题,经过几位大师的讲解,回来也翻看了相关知识,才深刻了解到,我们PCIe的做法是有问题的,现在手上又做了一个PCIe的项目,还是老问题,已经克服不了。但是,我已经采用其他的方式解决了,感谢几位大师的耐心解答。9 C$ E) v& v, B2 p. \
       在这里,借这个机会,很希望杜老师可以录一点视频,关于前期画板的准备工作,比如规则设置,叠层设置,BGA扇出评估等理论知识,后面的拉线是基本功问题,个人觉得,做layout都可以克服的,但是没那些理论知识和经验的支撑,做出来的东西质量难以保证。由于我从事的工作不是专业的layout,所以在这方面比较欠缺。# a5 A3 y! X4 M- v
' u4 p+ b! c7 f. A9 y# c9 h  Z

& A9 V3 U# }: O& @
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-6 22:10 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表