DDR布线疑问

964008794 · 发表于 2015-8-3 11:16

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

1、查板后的修改意见有的是需要增加电容，这个电容是Layout工程师自己要加的吗？还是说原理图上有明确的要求需要加电容。

2、 DDR的滤波电容一般加在什么位置？

求大大神解答，非常感谢！

cousins · 发表于 2015-8-3 11:21

1.正规的流程应该是原理图修改完后更新netlist导入layout。也建议这么做，因为设计文件的归档是要原理图和PCB设计文件匹配的。
2.DDR颗粒的BGA上有很多电源pin脚，小容值电容优先靠近这些pin脚，其中离电源源端越远的地方意味着环路电感相对越大，优先考虑多放电容在这些脚上。大容值电容则可以相对稍远于小容值电容，但依然要满足尽量近原则。

菩提老树 · 发表于 2015-8-3 12:01

Cousins已经回答的非常好啦，我再说说加电容的问题吧。layout工程师也是可以建议加减电容的，一个是看您仿真的结果和经验；另外就是看您layout的情况，在一些跨分割的地方，也需要有所考虑加电容。有利于EMC。

sunjinjing073 · 发表于 2015-8-5 01:52

提示: 作者被禁止或删除内容自动屏蔽

sunjinjing073 · 发表于 2015-8-5 02:06

提示: 作者被禁止或删除内容自动屏蔽

qjs314 · 发表于 2015-8-26 23:30

具体要看芯片的噪声要求Vref要求自然高，她作为参考电压，看您layout的情况，在一些跨分割的地方，也需要有所考虑加电容。

egomehoho · 发表于 2015-9-1 09:01

good

帐号		自动登录	找回密码
密码			注册

sunjinjing073 sunjinjing073 当前离线积分 67 头像被屏蔽该用户从未签到	4^# 发表于 2015-8-5 01:52 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
	下载资料威望不够？点击查看获取威望的N种方法>>
	回复支持反对举报

sunjinjing073 sunjinjing073 当前离线积分 67 头像被屏蔽该用户从未签到	5^# 发表于 2015-8-5 02:06 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
	下载资料威望不够？点击查看获取威望的N种方法>>
	回复支持反对举报

DDR布线疑问

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1