低频为高阻抗

ares0260

如果一个模型在低频时体现的是高阻抗。
请问各位大神有可能是什么原因?！
/ v2 [1 t4 x0 l2 S+ }' n8 e是不是可以理解为电阻较大。或者容抗较大。
) V& r4 v% C6 O: [! Q4 Z1 }0 k如图所示
/ K  k# e, B. i/ ^) _$ l2 D; z; o: p

菩提老树

请问这是一个什么样的模型，电源or芯片？

ares0260

菩提老树 发表于 2015-7-22 23:23
5 J% Z6 q/ W1 p" A. g( W: U9 {请问这是一个什么样的模型，电源or芯片？

这是一个测试芯片用的连接器叫socket。
- w" P! t3 |2 L0 f做了一个关于socket的电源部分的阻抗分析。
但是无法解决低频高阻抗的问题。

shark4685

端接个0.001欧的电源内阻，再把图贴上来。

ares0260

shark4685 发表于 2015-7-23 11:46
; N$ |) e* Y. V5 ]; D7 O端接个0.001欧的电源内阻，再把图贴上来。

. s4 O4 ?' U# I; K) v# K$ b- E是的，直接把电源端直接短接到地上，阻抗也很大。
就是不明白，为什么要接地，虽然我知道是模拟的电源内阻。
0 o1 {% D2 J) u6 P$ f+ _, c( R但是Z11不是另一端开路的情况下计算出来的吗？
+ f$ h  s& D4 @& d8 I个人的理解是，这个时候就把这个短接的电阻归属到二端口网络的内部。是吗？
+ ^# ~$ L! [5 X3 f3 x5 }# g: l那在SIWAVE中阻抗Z11也是只能体现为板子自己的阻抗。不能完全反应PDN（包含电源）
" B* _( K. O5 n8 s' M网络的阻抗!可以这么理解吗？
望明示？

3 V8 b# l$ e, Z' d7 b3 h! @8 Z" W: ?

菩提老树

ares0260 发表于 2015-7-23 08:46
这是一个测试芯片用的连接器叫socket。
做了一个关于socket的电源部分的阻抗分析。
- `; w3 u9 ?: X  U2 H3 N但是无法解决低频高 ...

如果是电源阻抗，这就对了。低频其实就是VRM的内阻的表现，但是你的VRM没有model，那么其就会显得是比较高的阻抗，如shark说的一样，端接一个小电阻上去，这样就可以看到比较低的阻抗，当然，我建议不要去看低阻抗啦，因为你端接一个电阻也是为了曲线好看罢了。

ares0260

菩提老树 发表于 2015-7-23 12:27
如果是电源阻抗，这就对了。低频其实就是VRM的内阻的表现，但是你的VRM没有model，那么其就会显得是比较 ...

. w3 R- A4 k; _; |: O" p也是，如果仅仅PCB 的电源的输入阻抗Z11都小于实际的目标阻抗，
: O) _7 t8 p* ~& v那就更好了！那加上输入阻抗就更ok了。
, c5 e$ ^" m. p# z

cousins

负载输入阻抗一般都是几十K以上的，对你的Z11影响可以忽略不计了，别太钻牛角尖了。