USB 上拉电阻

yjj198709 · 发表于 2015-7-15 16:15

您需要登录才可以下载或查看，没有帐号？注册

x

由于有特殊需求要将IC的USB信号拉出去做debug，且在D+端预留了上拉电阻，请问这个上拉电阻在PCB布局时
是需要放在IC端，还是USB的插槽端，谢谢。

学习1 · 发表于 2015-7-15 16:30

学习了

toffee520 · 发表于 2015-7-15 16:34

既然是debug应该是不置件，只留测点使用吧？靠近接口端测试方便一点，注意stub线短一点，最好电阻直接放在USB 路径上

yjj198709 · 发表于 2015-7-15 17:40

恩，放置在USB 插座端了，PCB不只上是直接挂在TRACE上，封装采用0603，便于更换。谢谢您的回答

fallen · 发表于 2015-7-15 17:40

好像是无所谓。那个是用来区别全速/高速的，识别后需要断开。

yjj198709 · 发表于 2015-7-15 17:44

fallen 发表于 2015-7-15 17:40
5 G0 s: }0 h7 T4 P7 t0 O- R好像是无所谓。那个是用来区别全速/高速的，识别后需要断开。

这个不是的，高速开始的时候是用全速来通信的，现在芯片基本都内置的，采用软件开关切换。这次用上拉NC，是因为BT方面可能无法使用USB2.0的高速来DEBUG，可能会用到强制全速来预留的。

见到版主回复，激动啊，。。。

fallen · 发表于 2015-7-15 17:50

yjj198709 发表于 2015-7-15 17:44
" b+ o$ [+ k) X2 S这个不是的，高速开始的时候是用全速来通信的，现在芯片基本都内置的，采用软件开关切换。这次用上拉NC， ...

高速/全速 D+上拉1.5K/5%
低速 D-上拉 1.5K/5%

高速确实先识别成全速，但是跟你外部上拉有何关系？

yjj198709 · 发表于 2015-7-15 17:51

fallen 发表于 2015-7-15 17:50
G7 `. `) d% j& K5 j高速/全速 D+上拉1.5K/5%
G5 I+ g6 ^; Y2 A ?- v; S低速 D-上拉 1.5K/5%

如果D+我强制上拉到3.3V应该就会使用全速而非高速传输了吧。如果不预留，好像没有办法让它自己
主动全速传输吧？

fallen · 发表于 2015-7-15 18:04

yjj198709 发表于 2015-7-15 17:516 @3 w8 s0 [% {1 R3 G o. ^0 V
如果D+我强制上拉到3.3V应该就会使用全速而非高速传输了吧。如果不预留，好像没有办法让它自己
1 [7 }- Y7 ^$ ?0 M, u4 r# w2 |: F主动全速 ...

可能是我自己弄错了
高速的需要断开，全速和低速的不需要断开。

菩提老树 · 发表于 2015-7-16 00:21

都是可以的

eason03 · 发表于 2015-7-20 09:50

多谢分享

ydl125521666 · 发表于 2015-7-23 10:49

学习了

帐号		自动登录	找回密码
密码			注册

推荐内容 /1