xilinx V5系列的FPGA驱动能力如何

sichuanguo · 发表于 2008-9-16 21:15

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

俺目前在做一个项目，使用的是V5的芯片，想利用其为全局管脚生成一个时钟，为多个外部元件提供时钟信号，但不知道其驱动能力到底有多强？

oxygen · 发表于 2008-9-16 22:52

你需要驱动多少个器件?到最远的器件多远?菊花链直接连接吗?

sichuanguo · 发表于 2008-9-17 14:33

FPGA出来的时钟先到两个有驱动能力的BUFFER（SN74ALVCH16827）,然后每个BUFFER实现1分9的功能。BUFFER的驱动能力肯定是够的，现在主要是担心从FPGA到BUFFER的驱动能力，虽然FPGA直接驱动的是两个芯片，但是其输出的时钟应该算是1分18了吧？还是仍然可看作1分2呢？这方面的经验很匮乏，还望版主赐教！

oxygen · 发表于 2008-9-17 14:45

1分9的能力是由你的buffer决定的。对于FPGA来说只是1分2而已。但是一般不推荐直接用一个输出管脚直接对两个输入尤其是时钟。。

sichuanguo · 发表于 2008-9-18 21:41

谢谢版主！今天跟同事讨论了一下，也觉得最好不要用一个输出管脚直接接到两个芯片上，但是又不想再添加一级buffer来1分2，是否可以利用V5芯片的全局时钟管脚，从FPGA的两个管脚上分别向两个芯片输出时钟呢？

yadog · 发表于 2008-9-19 08:37

通过pll缓冲下扇出吧

要求不高的直接扇出应该没多大问题

yzl624358 · 发表于 2009-2-19 10:03

驱动能力应该没有问题！

帐号		自动登录	找回密码
密码			注册

xilinx V5系列的FPGA驱动能力如何

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1