找回密码
 注册
关于网站域名变更的通知
查看: 6560|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:
% }3 V0 b. c1 v   w' r5 {! f$ H: U# d" S

该用户从未签到

推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:8 G9 ^* y4 q4 q" U8 m% Q( |9 h; W* e
VCC、VDD、VEE、VSS的区别0 V/ l7 u/ K; [. _
4 c) Z' e% E0 u$ Y% s. e
" A# |5 s1 h3 t, _/ X
  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?
, e% E' z& {: P9 C# D. u6 G  一、解释
; K6 d: o* W, v9 Q! ~/ G  VCC:C=circuit 表示电路的意思, 即接入电路的电压
4 w3 p, W) c# ?, [/ |+ L2 O3 g  VDD:D=device 表示器件的意思, 即器件内部的工作电压;  e  g0 H0 F! Z  h# z( K4 d
  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压: ~$ ?: ]. F+ Y4 G" J. [1 k
  二、说明
# L" K4 z. o8 h9 n0 b  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。
% L+ m& e! F& \9 h7 H  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。* W) g9 Z2 e4 S/ V
  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。
' x5 z, K! L: g/ y  Z' A, R3 `* A  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
2 Q' K0 o$ [" v  另外一种解释:) H1 k# g% G2 D; ^2 x
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.
; d+ ?( t3 f7 Q4 K  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台$ e, e& K9 {9 d3 `
  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上9 w+ Q. K. t' _
  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
6 M: p8 P+ [0 z: K  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.
2 |. s8 j8 n* Y9 v) M+ i& @  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
" f+ i) S( s! }. F1 C# _  q& j /*******************************************************/
7 L9 _# J4 `- x' ], Y8 K( Y7 l1 G  单解:
" z/ U- Z. P' }9 J, X  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)
/ b+ l& X/ Z. z2 x3 x- ^  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)( ~- E4 ^( `6 x& G5 S5 c& H1 {
  VSS::地或电源负极9 M. x2 V1 t7 K2 N4 ]
  VEE:负电压供电;场效应管的源极(S)8 z9 S7 l, p5 ]" ?5 p7 h7 J
  VPP:编程/擦除电压。
4 e6 ^1 l2 h2 e: @- ?9 Q  详解:
. B3 G. S- a3 R8 j$ r( x' L- [  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:
7 k2 _6 d* ]9 w& y  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !
2 A+ W1 i. Z1 x) C. |' [' j  VSS:S=series 表示公共连接的意思,也就是负极。
2 ]/ P' ?4 A  I8 t( @  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。" X. T) T1 b& I/ i+ m; I. Q" Q
  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。
4 i: Q0 C! x$ G, K: P

$ V& d5 U  v2 ], H6 E4 u  v

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:
3 e3 {* C8 j: i2 h% @: d' q, I* uAllegro画元件封装时各层的含义
( T5 d3 m' v- G5 s& upad目录
) h0 p. a- b9 Y! \- Q$ R' m, `5 F

, u# X) d8 p0 ^psm目录(或者把PSM目录分为:shape目录、flash目录、package目录)
* d9 T! ?. Y  [" W/ Q- J
. c0 {% F4 @$ v) {" M
: M4 f5 ?. m+ ^4 q' t9 [8 {& |
2 N2 S2 ]7 n$ D2 K5 D; w

" M, q8 Z$ T9 Q* e封装制作步骤(前提是焊盘建好了~)9 e% j7 S* b( H% W9 ~* a
1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;. l1 P5 c! i: G. D

5 a* p! l* C5 N2 z( g

( j' p  l0 l% p/ T7 ]" O2、添加装配外形,设置栅格25mil,选择ADD->Line : @4 J5 m% T& o* P; E( }& `9 _
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;
- J- d6 C2 ^  |5 }   添加丝印 1 v& I" b" K2 o8 o/ t
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;/ H0 C2 Q6 ~6 g# o3 H6 m! P# G) M
4 S/ T, b; p  i3 H

6 ]" l& ]% k2 c3 M. k3、添加标号RefDes  y, x" x  i$ }3 Z
class和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;8 q- p% z- C; E$ x
class和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;
' L/ d8 I) y; t, c7 w- P- Q2 y5 a* F. W2 }& c

; i, {0 d1 [& y- s4 }$ H# qclass和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;
5 _1 T! j. d! bclass和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;2 r) p9 u( ?0 p7 S7 z4 j; Q

* w0 ^$ D: t! U* y, d. i9 _- v
! _0 Z  Z) p6 N& f+ Z1 {
4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;* j3 l. W$ ~5 Z  y1 S  I, c
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;; E/ G; @/ C' _' U3 Z0 i
+ z. W3 [7 b( H! O$ c

$ f3 l: e9 o9 v5、定义封装高度(可以选择); n. A  ?" E  i6 s$ E- h0 E
选择Setup->Areas->Package Boundary Height;5 a" {& o. h0 A5 c9 D( e8 o) Z
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;1 D; m: Q# P( L: n% A$ P( u! _( t0 F2 v
点击刚才画的封装边界,输入高度;' O, F) H$ n4 B* g; E7 {2 z$ V) _

; ^% B# X; h. {  a; X1 k: ]% U" F
6 `2 g9 v- }' ?% ]2 C0 @. I" s
6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;+ }( @; b) \: {2 ^6 F. l6 ^
class和subclass 为 Manufacturing/No_Probe_TOP;" q$ k4 X6 N: b2 i: X2 g
7 Q5 K+ @) G0 y, h
6 u6 ^/ `* q5 m5 |8 c6 @9 T0 ^6 [
PCB封装的一些规范:% W5 ~. |7 ^2 I% j0 \- X, p
1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,
7 X% G9 x  S0 w( c2 _   一边就是5mil);在小尺寸下,大6mil;8 p: E1 b- a5 v/ l3 Z+ Y
( E: M1 x8 @! \9 N* c( b/ y

5 C) ?- Y, t" L' w- K2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;
, K( m  e$ F5 A
% Z0 O. \1 v& H* j

. L; q1 i5 T6 L: z* B3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;
/ K6 X4 ~# V2 p0 S& z' a5 [9 |8 q  M* M8 e2 V

% P% k$ Y: k( ?: Y  Z. S9 Z8 G4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;
% d! b) [1 k- o+ y' {' o# y7 b# J
" K2 Y1 h+ |, d
2 l  {' r" `, |: p+ a1 Z* n. E* w
做双排封装的时候
4 b8 q( F3 U' C, V0 C' P/ I1、 e   = e;
1 ~3 ]! }+ r( y2 B8 i2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
% f, v, C; S3 K- |! O3、 E   = Emin - 20mil(0.5mm);6 H5 @0 e- X; P4 M! ]
4、 D   = Dmax;
5 ^( @8 f! f6 `- t2 h( Y  T3 ~- V' c& m( \
1 o3 B; r! a, V0 @  i9 r
大部分是复制的,莫喷。
. r! l& q) V1 t* X- L

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:
) w1 X- y4 n, o0 B& O' t, U7 i3 Y
' x% @3 {3 d* ~: [silkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。# L4 b( m% @$ G, a$ L
2 v8 i! W! o0 ^# h
( j. E3 u: u+ U2 O
1 c4 X& E  [5 Q9 u

! [# C2 u( f+ y* G- w

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

该用户从未签到

2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。
9 f# w1 {( L( S* {; B% Z
8 j9 @9 y% g# L, b  D3 U
Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71)
5 @# c& m6 u- t; [$ F* w+ ~
  w/ a, M" J0 Y7 r
7 A( a' U* j7 d9 i1 E! z
  • TA的每日心情

    2020-7-21 15:38
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    4#
    发表于 2015-5-16 11:54 | 只看该作者
    周末人少,不过这样的帖子早晚得沉。。, M4 @1 v/ M8 K( [, m1 t- ^, R
    class和subclass顾名思义,就是组的意思。9 b- J8 ?- H6 S
    把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。; v9 t  k9 h! H, W8 M( V
    这个用文体不太好表述,你用的多了,就自然理解了。7 c; c/ t2 Y" G9 T& h; L
    关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了

    该用户从未签到

    5#
     楼主| 发表于 2015-5-16 12:49 | 只看该作者
    kinglangji 发表于 2015-5-16 11:54
      D; F( \  Z' K7 r8 y周末人少,不过这样的帖子早晚得沉。。
    7 B# B" o1 g9 d& e+ Gclass和subclass顾名思义,就是组的意思。. j; g9 |( v5 C
    把相关的层面分下组, ...

    8 E* N, m, L, O4 v
    ( X% x0 I) V! d  d3 d' _1 D

    该用户从未签到

    6#
     楼主| 发表于 2015-5-16 13:26 | 只看该作者
    http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

    该用户从未签到

    9#
     楼主| 发表于 2015-5-16 14:58 | 只看该作者
    今天就到这。

    该用户从未签到

    10#
    发表于 2015-5-16 16:26 | 只看该作者
    果然牛逼呀,我也刚学

    点评

    一起 一起。  详情 回复 发表于 2015-5-16 20:09

    该用户从未签到

    11#
     楼主| 发表于 2015-5-16 20:09 | 只看该作者
    xiesonny 发表于 2015-5-16 16:26
    ' y) U1 g+ A1 t. w! A果然牛逼呀,我也刚学
    5 [/ C$ C+ ?4 {, y+ B) b6 H2 ~3 K
    一起 一起。
      u; ^, L0 B7 D4 @8 J# x

    该用户从未签到

    12#
     楼主| 发表于 2015-5-17 15:58 | 只看该作者
    今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2) . j1 n2 Z. _& K/ X- F

    该用户从未签到

    13#
    发表于 2015-5-18 10:09 | 只看该作者
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    点评

    有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

    该用户从未签到

    14#
    发表于 2015-5-18 11:13 | 只看该作者
    俺也在学习。。。。

    点评

    一起一起  详情 回复 发表于 2015-5-18 23:26

    该用户从未签到

    15#
    发表于 2015-5-18 12:36 | 只看该作者
    longzhiming99 发表于 2015-5-18 10:097 W$ W+ n/ m$ M7 _3 ^
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    ( B/ z! Q! D6 ~  }/ c+ Z' h3 B4 d有道理,还是关掉好看,或者换格点颜色

    点评

    好~我试试  详情 回复 发表于 2015-5-18 23:26
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-10 02:24 , Processed in 0.171875 second(s), 36 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表