找回密码
 注册
关于网站域名变更的通知
查看: 6483|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:5 q: k! @( \. U$ c1 V
$ a. A9 l0 z- g- d7 v5 {

该用户从未签到

推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:/ N  z( R; t* O+ O  R. {0 b" L
VCC、VDD、VEE、VSS的区别) p6 N; ~) N  F& Z3 |

4 m; D! P) I2 J; M
6 p4 @5 J5 U& Y6 V; A+ j  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?6 H4 }: }6 k% }9 e9 y! Z
  一、解释' ]0 d5 I6 P, ]. v" X
  VCC:C=circuit 表示电路的意思, 即接入电路的电压5 [. g9 l  y0 \' k: J& n
  VDD:D=device 表示器件的意思, 即器件内部的工作电压;! y0 p  O$ f- a2 y6 F: k1 j
  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压# X# Y0 \7 Y! u
  二、说明$ i$ l$ i1 B8 K/ f
  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。7 S& m8 F6 b' y0 B
  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。
4 K  Y. q; R2 b3 S$ w% T. p* e  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。' M, y& y, O8 ]
  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源+ @# u7 {5 @8 O1 a
  另外一种解释:4 T. z' q) u9 G5 P6 _. N1 w, B
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.8 _4 n9 s9 A2 q6 ]5 p6 y# |
  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
- f1 D  d. C2 C/ ]  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上( Z* V) m: X0 a0 w: @! v& j
  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
' E9 w4 {& U" Q5 P5 N  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压., C  c) S% V) k
  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台8 c8 ^- [- o9 t" ?+ F& U
 /*******************************************************/
$ K! k9 A5 Q" b$ Y! @; O; M+ |: m  单解:, g2 {; S9 l6 W
  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)
8 O, F' y$ i, k- b$ n  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)
* I- K/ l3 ?) U! K( s  VSS::地或电源负极) C2 q' |2 ~4 j" w; [; H
  VEE:负电压供电;场效应管的源极(S)7 U7 X  \* S+ I0 k1 a) T
  VPP:编程/擦除电压。. g! k+ q7 t( I$ o9 A& s& V. F  ^
  详解:5 u6 m4 [; K" O; B5 f' p! B
  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:
# S4 T5 \9 N- @1 Z' Y- K7 u  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !
2 \' _5 O0 F7 w  VSS:S=series 表示公共连接的意思,也就是负极。
" J9 e7 m/ q9 K9 X3 [  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。
; d; f$ J1 }% \2 E2 F9 k1 Z* F) y# d  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。
' C- c4 `! B  F! l- I0 @2 ^, P3 j
# }  N3 E1 v5 J

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:& L+ \9 x2 l" x7 C/ z' B7 j
Allegro画元件封装时各层的含义( q7 R' s3 I7 j3 }8 a+ Z
pad目录% }/ L( }) d, Z2 L" ~$ b

# Z# K# w- X6 [, H! L+ o- z6 I4 K
( P+ U) }4 L* H
psm目录(或者把PSM目录分为:shape目录、flash目录、package目录)
2 g  r) u' s; h6 k; K' ~' m# k+ d% |3 u' b
8 C5 E6 L) L( D1 l% o& Z

5 F  z$ N1 w, _+ i$ |* o
; p* r2 ^/ K" U2 x7 y+ P$ Y* [
7 A, r& b$ H$ \  P9 ^
封装制作步骤(前提是焊盘建好了~)
! ]; m" c" }( a/ m0 T3 w1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;
6 R1 D+ @8 P/ q0 _: G9 @) w
0 V5 ?1 h- d( O

5 Y$ ?  x. l9 Y7 K3 n+ n7 L2、添加装配外形,设置栅格25mil,选择ADD->Line ; B" `4 U" O# N, F0 t8 R  X; U
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;
# _  y8 i& F; {- s   添加丝印
6 i# d1 j$ F. [' v  [7 O/ Q/ _: ^class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;, H) h  h+ M2 b4 D& b/ N9 y, {
& }8 \. Q) m/ O6 e; F: C/ k, k6 F
. [: k9 H1 T) c5 w9 K/ x) M
3、添加标号RefDes
3 ]1 i& \+ F: a# P5 i% f- S8 Bclass和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;+ h5 N4 e- B2 V6 _) o) S
class和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;) ~+ i. d0 G  P  ~; y5 w! f3 H
* p& Q4 l0 z: Y+ F! }, x/ F$ h

* A/ @! u8 k: E$ K& }class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;, f# Z  ^- d. O: p
class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;
& A# F! s1 ~; |, [( A5 I6 v+ P, C
- I; v* p- M2 g- ]" S, I

, W* }. {6 s% j4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;
. O# B$ _: a' v5 B# Vclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;
0 P& Q4 r9 ]) Y7 b' h! B1 v$ C7 E- _5 ]( y1 `

4 O+ j  C! K1 I" j/ g+ }5、定义封装高度(可以选择)
5 @: s% q, X5 N+ ]) A选择Setup->Areas->Package Boundary Height;
) z- {" V, I; j: l- Cclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;
$ I' Z: e6 S% a# o5 \点击刚才画的封装边界,输入高度;: ?# O4 B8 q% D
1 F3 k+ n. W9 m# n$ B9 C+ A

7 H9 i) |" i& x: ^6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;5 o- x1 j/ r1 W7 o9 z: x- I- a
class和subclass 为 Manufacturing/No_Probe_TOP;3 j; T2 Q- e9 H3 Q; ]* c" t  t5 b
& e. {( A, s) t- E
: I. X# R- B( Z
PCB封装的一些规范:* j/ R; u; {7 `1 `6 e" p
1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,
/ z/ t' \0 z, U   一边就是5mil);在小尺寸下,大6mil;% ]5 M. {5 x, z
) Y# i  W% R: G. ^
4 s8 c0 h* J3 J8 s7 o- X
2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;
# R- P1 j# _  J9 W# l1 `- [6 q  J- D

& \4 R2 z' ~1 P  r/ E3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;$ b1 k& p: E" @0 ~- u  `/ u5 g

/ u. y' _! t  L# m! \$ M
5 v( k2 Z, O; q7 b" S& X$ J
4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;; _: u$ T# N0 q

! I2 @" S2 }0 K
& D3 I$ S9 u& d: j2 C+ E
做双排封装的时候
9 E2 |+ A3 t( m1、 e   = e;9 d0 }. ~6 W# h% o* |
2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;) }2 s) Q; ~0 r# }
3、 E   = Emin - 20mil(0.5mm);! D- A3 R* Z% H
4、 D   = Dmax;
- ]6 x+ W( M* D+ U& [& r! s9 Y( B6 ]8 c. V
* K. z7 L  G- q3 `
大部分是复制的,莫喷。( b+ F5 H3 G5 H5 x' a

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:6 C/ |- g: z$ [  ]% d% j
+ b& N5 p1 g7 s
silkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。
0 {1 ]  w" H# s6 H% F; z
: K3 C7 T* Y& _0 j! i* E& R

' L1 b# \1 ]+ |, r/ ~  @  @4 @% [% M$ U  Y" r6 [8 D, e

$ Y4 M2 A6 \2 K0 r( X0 c

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

该用户从未签到

2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。; w2 b7 F% r+ C% T

! ]1 i$ }6 @' ?! t+ |# @* ]& G Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71) * ]& U  P" j9 I2 g3 D/ j
( A8 n% q$ C' Y( y1 n  _
3 k  ]+ F/ f1 h3 n  i
  • TA的每日心情

    2020-7-21 15:38
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    4#
    发表于 2015-5-16 11:54 | 只看该作者
    周末人少,不过这样的帖子早晚得沉。。
    : O! K/ Q$ K9 ]+ Fclass和subclass顾名思义,就是组的意思。7 s& W+ U6 s/ u$ T6 D$ ~2 z: I6 V
    把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。
    6 K! E0 {4 S. b6 F! t1 `9 L这个用文体不太好表述,你用的多了,就自然理解了。
    2 Y# r; y. D3 s8 B. O关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了

    该用户从未签到

    5#
     楼主| 发表于 2015-5-16 12:49 | 只看该作者
    kinglangji 发表于 2015-5-16 11:54
    # E/ j- W3 ^( d/ J5 U周末人少,不过这样的帖子早晚得沉。。
    & {* ^% j1 @7 P0 y$ o; v& Gclass和subclass顾名思义,就是组的意思。
    1 `! O" L* j6 c+ u4 m( J把相关的层面分下组, ...

    . ^) C9 P' O; i
    ! A; R/ w9 b; m  J( w% Q

    该用户从未签到

    6#
     楼主| 发表于 2015-5-16 13:26 | 只看该作者
    http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

    该用户从未签到

    9#
     楼主| 发表于 2015-5-16 14:58 | 只看该作者
    今天就到这。

    该用户从未签到

    10#
    发表于 2015-5-16 16:26 | 只看该作者
    果然牛逼呀,我也刚学

    点评

    一起 一起。  详情 回复 发表于 2015-5-16 20:09

    该用户从未签到

    11#
     楼主| 发表于 2015-5-16 20:09 | 只看该作者
    xiesonny 发表于 2015-5-16 16:26& p6 A$ {3 {+ Y( n, u: \
    果然牛逼呀,我也刚学

    " k% e; L7 P! C一起 一起。  a$ ?, ]' e% q' `

    该用户从未签到

    12#
     楼主| 发表于 2015-5-17 15:58 | 只看该作者
    今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2) . W" Q" T9 h$ S* v% I3 ~8 s

    该用户从未签到

    13#
    发表于 2015-5-18 10:09 | 只看该作者
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    点评

    有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

    该用户从未签到

    14#
    发表于 2015-5-18 11:13 | 只看该作者
    俺也在学习。。。。

    点评

    一起一起  详情 回复 发表于 2015-5-18 23:26

    该用户从未签到

    15#
    发表于 2015-5-18 12:36 | 只看该作者
    longzhiming99 发表于 2015-5-18 10:09
    ; S" M" |) e- R7 C$ t& q$ b! B为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    , j! }& x7 u* d  [2 l有道理,还是关掉好看,或者换格点颜色

    点评

    好~我试试  详情 回复 发表于 2015-5-18 23:26
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-20 07:54 , Processed in 0.156250 second(s), 36 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表