找回密码
 注册
关于网站域名变更的通知
查看: 6613|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:3 |! r% w" B; s6 G$ c9 q; ~
7 q( f4 u6 c1 Z. d) A

该用户从未签到

推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:
- c9 @+ R( }6 i3 Q  C3 |2 A0 [VCC、VDD、VEE、VSS的区别5 x3 ^; t" \  F% q
2 r4 @/ {, d/ s1 j, s% q

2 h: S+ {* k% U  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?4 s# k! ~( \8 @' [* z
  一、解释
1 G# x( E0 ]5 I6 g# O  VCC:C=circuit 表示电路的意思, 即接入电路的电压- [8 ]0 G# v* h% ?
  VDD:D=device 表示器件的意思, 即器件内部的工作电压;; k% ]. a/ ]/ k  r9 {
  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压
- u' `/ o9 W; t6 r8 z6 H  二、说明% z/ i2 `7 `6 h: y/ D
  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。8 N4 ]$ d! S, F: n
  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。/ Z2 ~0 r! d- l' S
  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。% t6 ~& m7 W6 I# ]% G/ ]8 V0 _
  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
9 w+ x% l% F3 e& [& Z4 D  另外一种解释:  F8 @8 \$ c( [
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.+ g" e' X$ E* a! P
  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
! J+ v: C! c7 n+ H  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上
7 V3 {2 T* L! n3 j% w  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
0 W0 ^- G$ G5 v9 W5 O  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.& l" n: H0 K$ Y) I$ [
  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台& y; Q& a- [! j9 b+ }) @
 /*******************************************************/- Y+ N+ Y$ Q0 J9 ~; p- P) m0 A
  单解:
5 d: P6 @- l& g+ F* m3 ?  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)2 @5 n2 j* k7 x
  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)
1 B( O/ G* W" n2 j# O3 ~- v  VSS::地或电源负极
: S9 q/ d' z& O' W9 o7 q" j  VEE:负电压供电;场效应管的源极(S)! Y; \- ?0 I- O# u. ~
  VPP:编程/擦除电压。" P" S3 B8 Z, Y
  详解:, P9 A  x, h6 s3 i3 b) z
  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:
. |* o# W# }; {  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !5 M& J! H, t1 q1 U+ f
  VSS:S=series 表示公共连接的意思,也就是负极。4 o3 V: N# |( ~7 V3 y
  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。
; i4 I. y8 q% P  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。; K& C, _) m3 q6 c2 R

; F* ^/ d: t( T3 h) i7 F& w: D

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:
) }! k; M- R: X+ E( r1 t- g# uAllegro画元件封装时各层的含义) U. ?- p. _' ?0 z7 {' Y
pad目录9 ~' B: R+ g: U3 i9 s' a  h

2 |$ {9 W8 X( f( A: F2 _

3 r! F, d! q- R" Mpsm目录(或者把PSM目录分为:shape目录、flash目录、package目录)3 k& H% \+ b( e: ?
8 D* W* ~4 ~& L/ e. s
) [6 B4 s- e9 |9 b
* k6 o9 P" B- n1 k* j

' B: X  I) E; M  I封装制作步骤(前提是焊盘建好了~)
( _6 d. d. k3 T. S' U8 p- Y1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;
6 r, U/ }) I4 X0 ^3 p2 p3 R
1 [' H6 |. }( ~/ [

5 P0 b, K# G1 A/ m2、添加装配外形,设置栅格25mil,选择ADD->Line
/ l2 B, g! ]* Y6 u. a3 nclass和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;4 P! l& I& Y5 B1 s  F) m- j
   添加丝印
5 Z# O2 w6 s5 gclass/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;
7 y0 Y+ Q  M5 `' V# }$ R% n7 |. b/ B# C

% h1 A& V3 E. \3 I  M+ K; f2 M3、添加标号RefDes
9 j1 x2 n/ p& w! C4 Qclass和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;
8 c5 |! K( V. dclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;
  q$ Z9 p5 V/ F3 E- G( ~0 W* `3 j1 v- q  ^+ T- Y

3 |) F5 k2 E3 L, p8 U7 O6 T+ \5 X5 [0 rclass和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;
9 u* M/ ~. h) Z  j2 ~: l+ |7 y' rclass和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;
8 |5 h: _4 T+ ?: w, U. i1 _# R! {# s

8 h; q; v& x) I8 V* t4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;1 A( G" e0 R' Y+ B' J
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;
" S) Z' |0 D6 V! ^
* j  c7 [; S2 i+ N: y0 {
8 b" {8 I0 l  U5 g0 `
5、定义封装高度(可以选择)
/ k( t* @7 ~' B9 [选择Setup->Areas->Package Boundary Height;
  U# X+ r7 a; T& Vclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;
/ u9 u5 c. Y% u点击刚才画的封装边界,输入高度;
. x& Q5 ^5 @7 y) X$ a( Z  _0 E7 g& m" L; g9 S& V

0 O% b+ g8 |0 R/ x5 R6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;! M* E$ G: e! \  d% P: k* D) {9 R
class和subclass 为 Manufacturing/No_Probe_TOP;
3 N: F9 O  k: U) Q" ~$ t/ @  V# s( m6 ^4 O8 z) M

; X7 z' `( x6 l' w) F& {PCB封装的一些规范:
) P$ y+ A' F0 ?7 b0 I1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,
/ }0 P" F% j, Z+ d- p   一边就是5mil);在小尺寸下,大6mil;
8 K0 B4 T0 B$ F. j/ S' H4 P* a% N5 `$ f8 U3 d+ |3 c* h
% K3 L! f0 K$ v/ O6 W
2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;
# I/ H9 N7 Y, R/ A6 Q& D: I
( Q7 ]8 s( `' t# f; s' ~

% O# N. ]3 Q. G. @5 `3 f3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;
% b/ ]7 ~. `+ l) `7 H5 {, N& g( v/ r. d) z# H

; g: e) J% A5 R' b9 k2 R; u4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;" T" G$ V6 g/ o. q/ V, u9 m; g( ^

( E$ B& B7 L2 h/ h! r

' H9 [( g4 d) w7 v做双排封装的时候
" M' k9 D: j( \4 l0 e1、 e   = e;! a3 v1 U* X4 |6 ?
2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;! c* M; l0 k- C2 D
3、 E   = Emin - 20mil(0.5mm);* i2 n7 Z3 J: t- Z- m5 s
4、 D   = Dmax;
- U( ]- p* _1 @, T4 V* y  {8 K' [" l1 t0 W3 ]2 H0 P
! V, ]) N9 f! y/ g; D8 n
大部分是复制的,莫喷。
4 P1 b; t( a0 J

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:6 e  P7 z. r! d/ Z

& S& K7 Q9 p1 \5 _5 s3 ]& _silkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。
8 `7 n4 U. E0 ]9 @: v
' e. @; a. A' E$ J# H( e8 ^
! }6 `5 l& I: l7 H, ?
. [* _( v5 N6 t1 _6 `
1 Z+ [+ y3 [4 `0 j

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

该用户从未签到

2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。5 e2 v0 p4 K9 O' r$ Q

; U, K; f/ K; a2 W) O& D0 C! ^5 C6 z8 C0 S Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71) . I, Z- G( v& {& G2 l( _3 ~- ~5 V

- A- \) G- N# b0 P( x0 H. K7 K
9 ]& x( \  _: @
  • TA的每日心情

    2020-7-21 15:38
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    4#
    发表于 2015-5-16 11:54 | 只看该作者
    周末人少,不过这样的帖子早晚得沉。。
    ) a( C! t7 x8 N# ^! _; A" Bclass和subclass顾名思义,就是组的意思。
    * K7 \1 s) ]! Q; h6 `- b把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。4 Z- T5 B2 [- E/ }3 n/ C3 k) A$ J$ z
    这个用文体不太好表述,你用的多了,就自然理解了。! |7 a' {$ O( a
    关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了

    该用户从未签到

    5#
     楼主| 发表于 2015-5-16 12:49 | 只看该作者
    kinglangji 发表于 2015-5-16 11:54
    8 _* v$ F/ v5 f. O周末人少,不过这样的帖子早晚得沉。。$ d3 X& u& z) g
    class和subclass顾名思义,就是组的意思。
    7 o4 o$ H, Q$ |把相关的层面分下组, ...

    8 t/ U1 L, S4 i; i0 Y# P; j9 `7 L+ K) |2 W$ [3 i

    该用户从未签到

    6#
     楼主| 发表于 2015-5-16 13:26 | 只看该作者
    http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

    该用户从未签到

    9#
     楼主| 发表于 2015-5-16 14:58 | 只看该作者
    今天就到这。

    该用户从未签到

    10#
    发表于 2015-5-16 16:26 | 只看该作者
    果然牛逼呀,我也刚学

    点评

    一起 一起。  详情 回复 发表于 2015-5-16 20:09

    该用户从未签到

    11#
     楼主| 发表于 2015-5-16 20:09 | 只看该作者
    xiesonny 发表于 2015-5-16 16:26' d' J0 F7 H* f! G# ~
    果然牛逼呀,我也刚学
    5 m6 C3 R5 j/ a& ?# ]
    一起 一起。# T; p6 X4 i# `5 q4 ]

    该用户从未签到

    12#
     楼主| 发表于 2015-5-17 15:58 | 只看该作者
    今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2) 2 e6 X& I$ b% \0 Q

    该用户从未签到

    13#
    发表于 2015-5-18 10:09 | 只看该作者
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    点评

    有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

    该用户从未签到

    14#
    发表于 2015-5-18 11:13 | 只看该作者
    俺也在学习。。。。

    点评

    一起一起  详情 回复 发表于 2015-5-18 23:26

    该用户从未签到

    15#
    发表于 2015-5-18 12:36 | 只看该作者
    longzhiming99 发表于 2015-5-18 10:09
    1 g" q) _8 E5 H. ?/ Y为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    + ^' g( O/ y; n: a! X有道理,还是关掉好看,或者换格点颜色

    点评

    好~我试试  详情 回复 发表于 2015-5-18 23:26
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-30 09:17 , Processed in 0.156250 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表