DDR3 地址线和数据线的时间差问题

jacksaon

[img]file:///C:\Users\jacksaon\AppData\Roaming\Tencent\Users\924395265\QQ\WinTemp\RichOle\RZM1WVTAL2{E{K[EC[OJ37S.jpg[/img]
# b- g% I  Y8 L公司已经成品的DDR3的布线长度，我做了统计,DDR3_ADDRESS 和 DDR3_CLK的时间差是-290ps,并不符合ZYNQ-7010手册上写的file:///C:\Users\jacksaon\AppData\Roaming\Tencent\Users\924395265\QQ\WinTemp\RichOle\B3@QZ_0@6(1~WY){7VK0V5J.png正负10ps
求解释
* l2 D0 f' v, ~# b! \/ I

8 ]9 B2 X0 j5 s$ L% q$ w

littlepig

图片上传失败哦

zlpkcnm

请问楼主是怎么DDR3_ADDRESS 和 DDR3_CLK的长度的。你是否有将芯片内部的长度加上。在做DDR3走线时候，每个信号的芯片封装内部走线长度需要计算在内的。

jacksaon

littlepig 发表于 2015-4-11 17:08
图片上传失败哦

是的，比较失败
5 W5 L; Y) F5 H5 D' d5 j

jacksaon

zlpkcnm 发表于 2015-4-13 10:08
! y* [0 E3 I7 E# A请问楼主是怎么DDR3_ADDRESS 和 DDR3_CLK的长度的。你是否有将芯片内部的长度加上。在做DDR3走线时候，每个 ...

. Q8 a9 _% p3 N  _% A呵呵，已经解决了，，网页链接：http://bbs.ednchina.com/BLOG_ARTICLE_3022001.HTM。。。。需要注意的是端接电阻走线长度不需要考虑在内
* l: |- S* n+ d2 y