DDR3 地址线和数据线的时间差问题

jacksaon

[img]file:///C:\Users\jacksaon\AppData\Roaming\Tencent\Users\924395265\QQ\WinTemp\RichOle\RZM1WVTAL2{E{K[EC[OJ37S.jpg[/img]
8 t. Z* z% g0 G" C( u6 Q公司已经成品的DDR3的布线长度，我做了统计,DDR3_ADDRESS 和 DDR3_CLK的时间差是-290ps,并不符合ZYNQ-7010手册上写的file:///C:\Users\jacksaon\AppData\Roaming\Tencent\Users\924395265\QQ\WinTemp\RichOle\B3@QZ_0@6(1~WY){7VK0V5J.png正负10ps
2 A; l5 ?1 [% R7 ~% ^求解释
* _/ `4 j. S9 ^7 q& r
: x& F$ |/ L( e, S
+ ?5 V* A0 w2 X

littlepig

图片上传失败哦

zlpkcnm

请问楼主是怎么DDR3_ADDRESS 和 DDR3_CLK的长度的。你是否有将芯片内部的长度加上。在做DDR3走线时候，每个信号的芯片封装内部走线长度需要计算在内的。

jacksaon

littlepig 发表于 2015-4-11 17:08
0 h: {( X7 P& O& |# Y图片上传失败哦

是的，比较失败
5 n5 v. o; j9 _! a- H

jacksaon

zlpkcnm 发表于 2015-4-13 10:08
请问楼主是怎么DDR3_ADDRESS 和 DDR3_CLK的长度的。你是否有将芯片内部的长度加上。在做DDR3走线时候，每个 ...

: x5 x2 S4 W' e' e, N呵呵，已经解决了，，网页链接：http://bbs.ednchina.com/BLOG_ARTICLE_3022001.HTM。。。。需要注意的是端接电阻走线长度不需要考虑在内
1 z( x, \- E: c% y3 m