找回密码
 注册
关于网站域名变更的通知
查看: 3432|回复: 37
打印 上一主题 下一主题

请教如何防反接的?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-3-24 11:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近有个设计需要预防芯片反接,电源和地。找到的这个资料还没看懂是如何检测和防止反接。0 V2 Q" N3 [; {7 E0 _! e1 E8 b

/ B4 n9 n4 x  W1 ]) q5 d$ ?请各位大大帮忙分析一下,谢谢。
& q) J5 ~( Q  m6 t+ ?

EZP2010-.pdf

22.27 KB, 阅读权限: 20, 下载次数: 118, 下载积分: 威望 -5

该用户从未签到

推荐
 楼主| 发表于 2015-3-26 21:50 | 只看该作者
本帖最后由 bluemare 于 2015-3-26 21:53 编辑
  [% U  `4 o6 ^/ m
zlpkcnm 发表于 2015-3-25 15:21
5 f  S. u0 ~) Q- f; o) Z# l楼主  我觉得你那个图的Q1是关机,如果去、Q1没导通那么IC(E2PROM或者SPI FLASH)都没法形成电流环路, ...

, [6 V1 u( s4 u7 O* _7 ~) P是的,我也这么认为。现在的分析是这样:) O/ l( C  h, y! A; s' e5 ?; q
4 |8 c! ~* j# X6 Y0 R
1,在检测ic正确放置前,Q1应该不会打开,pin4连接到mcu的gpio上,保持关断或者三态;5 a9 T+ \% y$ j4 ~4 L+ o2 d4 k
2,假如ic放反了,则ic的gnd脚此时外接电平VCC(Q2和Q3的e极),而pwr脚则连接到PR4和mcu的gpio上:" U( T0 ]) G; Q; c& H( A
a,实际ic的gnd与pwr管脚间是有一定等效电阻的(正向阻抗肯定大于反向(短路)阻抗,估计都是M ohm 级别),而电路中的PR4为1k(或者10K),此电阻与ic内阻并联,则电流主要从PR4上流过;3 s. z& ?' s  I2 F5 ]
b,同时,比如该ic为24系列的eeprom,则pin5和6为ⅱc功能脚;* P/ F) l6 j' i9 A7 A% W
c,vcc从0开始增加,每次较小的一个step,只要不超过某个值,使通过ic的短路电流过大;9 w! r0 k, |1 B- R8 E! Q
d,ic有效电压高于某值时,内部还是可以工作的,同时ⅱc会开始与mcu通信,如果mcu检测不到芯片id,则停止通信;
# {0 d* T4 _, Q+ {e,考虑到实际中装反会,会重装,故vcc增到某个临界值后,会再step形式的降低到0;然后继续增加,周而复始;同时,ⅱc也多次检测;
* k# x9 b5 J( q  f- y/ l! o6 @; Ff,ⅱc终于检测到合法id时,Q1打开,vcc也稳定供电为某值,比如3.3v;
$ n+ t& @$ `( ^% {: h. E* _& Gg,较长一段时间内,比如5min,仍检测不到合法id,则vcc也停止尝试跳变增加/减少;7 S8 F! ^8 N/ K( D6 A
4 D* p( l# E; _% b* I/ e! |
3,也就是,mcu以不超过某压值的尝试供电给ic,然后检测id;合法,则正常供电;不合法,则继续多次尝试,直到超时;" p5 Y% Y# p* D( q$ K- ^
' j5 X& O2 f" {- O  D3 `9 k
4,所以,
. K3 C1 }+ P, Ma,PR4的阻值不能过小,10k较合适;
, x- u4 e7 R# S, X& ^, Pb,与Q2和Q3相关的gpio应该都有在不停发出类似pwm信号,直到mcu检测到ic的合法id;; u! g! z8 |( e* l2 O6 X1 e
c,只有检测到合法id,Q1才会打开---接地;而Q2/Q3的e极同时稳定输出某个高电平信号---供电;( S7 R; @/ q/ b8 C) y

+ K8 m1 G, o1 g
. ?: g3 Q5 ]/ a8 @& u

点评

楼主加油~~~静待你的好消息  详情 回复 发表于 2015-3-27 09:35
楼主,对于你的细致的精神,表示赞扬。 但是小弟认为你的做法不太可靠,你的本质还是需要给IC供电,只不过电压减小而已。记得某半导体的AN上面有写过,有些IC反向电压超过0.5V就会对IC造成损害,这也是并联二极管防  详情 回复 发表于 2015-3-26 22:18

该用户从未签到

推荐
发表于 2015-3-26 22:18 | 只看该作者
bluemare 发表于 2015-3-26 21:50
) u0 K. q9 a. M- d是的,我也这么认为。现在的分析是这样:
, g+ q/ W; h! P6 e
8 u( E" m$ @5 M0 L) O& ~  F1,在检测ic正确放置前,Q1应该不会打开,pin4连接到mcu的gp ...
' L! q7 T) n) c9 N3 `; t! X! v
楼主,对于你的细致的精神,表示赞扬。8 N" l2 j$ Y. ^: X9 ^6 V+ O9 V
但是小弟认为你的做法不太可靠,你的本质还是需要给IC供电,只不过电压减小而已。记得某半导体的AN上面有写过,有些IC反向电压超过0.5V就会对IC造成损害,这也是并联二极管防止电源接反的一个弊端。
/ F0 l8 B8 l! F* V8 F小弟倒是认为,假设默认PIN4=GND(不论接反与否),每个PIN脚对此GND量电阻,通过比对,也许可行。) {" R7 k2 [, }; K6 [' [

该用户从未签到

推荐
发表于 2015-3-25 15:21 | 只看该作者
bluemare 发表于 2015-3-25 11:12
- T3 i; G9 {! ]多谢大家,我再考虑一下,有啥想法也会请大家帮忙看看
" R# O2 V' D' y/ a% L* q) d
楼主  我觉得你那个图的Q1是关机,如果去、Q1没导通那么IC(E2PROM或者SPI FLASH)都没法形成电流环路,不会烧坏芯片。主要是怎么检测的才是关键。
% l0 u+ m  p3 ~
+ y; Y2 P3 e3 {+ _3 v6 u这只是我的想法而已
; x- B7 K7 r5 N' y) S

点评

是的,我也这么认为。现在的分析是这样: 1,在检测ic正确放置前,Q1应该不会打开,pin4连接到mcu的gpio上,保持关断或者三态; 2,假如ic放反了,则ic的gnd脚此时外接电平VCC(Q2和Q3的e极),而pwr脚则连接到P  详情 回复 发表于 2015-3-26 21:50

该用户从未签到

2#
 楼主| 发表于 2015-3-24 11:58 | 只看该作者
深情呼唤狗大大~

点评

cadence的活动举办的如火如荼,狗大是不是也露个面吹吹水?  详情 回复 发表于 2015-3-25 20:21
@_@!!!  发表于 2015-3-24 13:02

该用户从未签到

3#
发表于 2015-3-24 13:43 | 只看该作者
防止反接就常用两种,二极管的串联和并联。: M  e5 V3 w: H* P: ^+ f
串联损害小,但是有压降。7 H, E: D* w# b! b
并联无压降,但是是靠反接后使得外置电源短路或者过流来关闭,对电源与二极管都有一定的损害。

该用户从未签到

4#
 楼主| 发表于 2015-3-24 14:12 | 只看该作者
是,二极管的串并联都是不合适的。

该用户从未签到

5#
发表于 2015-3-24 14:19 | 只看该作者
其实我一直觉得防反接还是直接用防呆的接插件做比较好,物理上好办。" S9 E2 P9 B! s( w9 W' Y( {3 c
电子上好像挺复杂的,我也不会,电路倒有个同事话的,复杂的一B。

该用户从未签到

6#
 楼主| 发表于 2015-3-24 14:31 | 只看该作者
比如这颗ezp2010,实际上是可以贴so8,或者so16封装ic的,没办法在接插件上做防呆吧。

点评

SO8???SO16??? 貼片都要防呆的話,旁邊的 MCU 也要防吧???  详情 回复 发表于 2015-3-24 17:57
不清楚楼主你要表达什么,可能是太高大上了。你要觉得二极管的不行,还有MOSFET的,压降小,一点也不复杂的。如果你要是做在芯片里面的,就爱莫能助了。  详情 回复 发表于 2015-3-24 14:37

该用户从未签到

7#
发表于 2015-3-24 14:37 | 只看该作者
bluemare 发表于 2015-3-24 14:31! Z' T/ H+ F! b. I  m
比如这颗ezp2010,实际上是可以贴so8,或者so16封装ic的,没办法在接插件上做防呆吧。
, I6 u. G8 a: t" n6 O/ e. d
不清楚楼主你要表达什么,可能是太高大上了。你要觉得二极管的不行,还有MOSFET的,压降小,一点也不复杂的。如果你要是做在芯片里面的,就爱莫能助了。/ A7 j6 L9 k4 n. [' L, G4 c

该用户从未签到

8#
 楼主| 发表于 2015-3-24 15:42 | 只看该作者
注意,这个图实际上是一款flash烧录器,可以烧录eeprom/spi flash等ic的固件;
6 q1 W. K3 ~' d9 u* Y不是说要把防反接做进芯片,而是外围电路如何防止比如spi flash放置错误,引起ic自己的vcc/gnd反掉,然后会烧坏。# z, w& N: V  B( S; A9 l  U

点评

好吧,那你这个不叫防止VCC和GND反接,还有很多,还需要防止VCC接IO,烧IO。VCC接GND烧电源(可能)。  详情 回复 发表于 2015-3-24 15:58

该用户从未签到

9#
发表于 2015-3-24 15:58 | 只看该作者
bluemare 发表于 2015-3-24 15:422 T/ [) j: \% p! Q0 n
注意,这个图实际上是一款flash烧录器,可以烧录eeprom/spi flash等ic的固件;. [6 q  m) c/ ]
不是说要把防反接做进芯片 ...

- B- v4 P; ^. D  ]! @5 D. N: K好吧,那你这个不叫防止VCC和GND反接,还有很多,还需要防止VCC接IO,烧IO。VCC接GND烧电源(可能)。

该用户从未签到

10#
 楼主| 发表于 2015-3-24 16:36 | 只看该作者
比如,一般so8的pin4是gnd,pin8是vcc,其他是io,但是不必担心vcc会烧io,只担心4/8反

点评

明白你的意思了。你为了防止在使用/烧录的过程中,人为的把芯片反了一个方向,而不是插错了电源的正负极。  详情 回复 发表于 2015-3-24 18:01

该用户从未签到

11#
发表于 2015-3-24 17:57 | 只看该作者
bluemare 发表于 2015-3-24 14:31* j! k4 y6 d: \- H2 y
比如这颗ezp2010,实际上是可以贴so8,或者so16封装ic的,没办法在接插件上做防呆吧。
, w& k% S3 ^5 e
SO8???SO16???
- A' I; t6 y! {1 Y, p
5 `: A% _" M0 u" f  }, e貼片都要防呆的話,旁邊的 MCU 也要防吧???
( B4 k8 X. x  X# @5 x; p& u7 D7 A  w. P$ F
" c/ e1 G% p* t) {6 C

该用户从未签到

12#
发表于 2015-3-24 18:01 | 只看该作者
bluemare 发表于 2015-3-24 16:36
3 v5 u( _; n1 ]8 W( N  |8 e8 z6 C& |比如,一般so8的pin4是gnd,pin8是vcc,其他是io,但是不必担心vcc会烧io,只担心4/8反

; r, p0 B* Q6 f1 {3 x明白你的意思了。你为了防止在使用/烧录的过程中,人为的把芯片反了一个方向,而不是插错了电源的正负极。
# T0 i* H; p( h9 R8 T

点评

是的  详情 回复 发表于 2015-3-24 18:04

该用户从未签到

13#
 楼主| 发表于 2015-3-24 18:03 | 只看该作者
厄~~实际上原理图中的U3是个接插件 上面8p对应so8器件,全部16p对应so16器件4 _1 `& [( B. ^5 `4 O4 E2 \5 m. j

该用户从未签到

14#
 楼主| 发表于 2015-3-24 18:04 | 只看该作者
fallen 发表于 2015-3-24 18:01
, h8 d* z/ `! S% p, J* m明白你的意思了。你为了防止在使用/烧录的过程中,人为的把芯片反了一个方向,而不是插错了电源的正负极 ...
1 V+ ^3 ]( a- h8 b% h0 _+ ?
是的
/ m* n. V. N5 j: k, X

该用户从未签到

15#
发表于 2015-3-24 22:32 | 只看该作者
剩下的自己來!
8 [/ w4 \, k9 @5 }1 X8 M7 T' @: j6 z/ Y
! A; T; S% [( ?, o# I

AN636.pdf

56.21 KB, 下载次数: 67, 下载积分: 威望 -5

点评

这类芯片的防反接,实际上就是放置电源反接  详情 回复 发表于 2015-3-25 09:43
你这个还是电源的防反接,楼主强调的是防止芯片的反接。  发表于 2015-3-24 23:02
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 12:17 , Processed in 0.171875 second(s), 39 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表