|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一个DDR时钟差分线设置为T型走线，但是连上线后，出现DRC错误。
- v" D& k2 Y1 Z6 z请教一下，是哪里出错了呢，正确的走线方式又是怎么样的呢？, h+ ^" d- C N8 n: y: U
% _+ n% Y+ ^- ^" a$ W9 O错误如下：
1 C0 o" K# t8 _9 W8 mLISTING: 1 element(s)
/ C3 j T% i, M" D- Q2 ?) e0 z3 S) {& d$ e* V0 k. E
< DRC ERROR >
& J- J: V# Q" v# l) P% _; a. |
. ~8 [# k: c! X* s/ p Class: DRC ERROR CLASS
$ o2 }& ?- |2 O( g7 f9 c* |% e Subclass: ALL
( p0 c5 ~, [0 r$ [# I Origin xy: (-772.35 1153.00)7 V2 z/ R' s2 K% H1 v9 q- V
Constraint: Net Schedule Topology
, {9 r* v# p) M" m5 y- @1 n7 V- D Constraint Set: ECS2
/ M. y; l0 C7 @' R Constraint Type: NET ELECTRICAL CONSTRAINTS# t5 C; q: U; ~! J0 A" G# L
$ c& l" Q. N5 z" Z% m1 o" F
Constraint value: VERIFY
- x% c2 Q0 z# r Actual value: DOES NOT VERIFY
G" m6 {' S; z" t* W7 Z; ?# z1 I( A6 Z! E
- - - - - - - - - - - - - - - - - - - -( \' ~6 u* |% |
Element type: SYMBOL PIN, m. J. s2 U' R2 Z, D. H
Class: PIN
, h6 |& r6 c$ [2 m8 u+ }& v$ `) I; [9 M+ m' ~
PIN: C254.1# c* ^+ w6 u* ]& Z
pinuse: UNSPEC
3 @2 s% p/ Z$ U# k; b* ^" R- c4 v location-xy: (-772.35 1153.00)
( R4 `! E5 M r( N+ v0 P9 R0 T part of net name: DSCK#+ {8 T4 j4 Q+ c8 _& e8 ~) z, f+ b
- - - - - - - - - - - - - - - - - - - -
* m8 T' @9 O; d. `- E# L; J Element type: RATSNEST TPOINT6 e) g/ c2 g% z
Class: DRC ERROR CLASS
! q% |9 w1 k4 A$ G Subclass: TOP- ]9 y* G0 W( k9 y
9 V! j7 T9 D! h3 c8 r Name: DSCK#.T.10 _. |! P6 g7 ~' l: a
4 m9 m8 p! f8 S5 k (-745.00 970.00)
$ K* ?! `0 I, E+ U+ A
* Z0 [8 f$ I" I$ z+ j - - - - - - - - - - - - - - - - - - - -) G, b! S1 m. C: t8 w H! k; C
9 ]3 Y S/ _2 K1 p0 O) _
+ V8 ^% A+ Q$ R+ A. V2 g
|
|
/1 
发表于 2015-3-19 11:15
收藏
淘帖
支持！
反对！
发表于 2015-3-19 13:27