找回密码
 注册
关于网站域名变更的通知
查看: 1496|回复: 12
打印 上一主题 下一主题

关于AD芯片选型的问题请教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-3-14 14:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
要设计一块8路AD同步(时间同步、相位同步)采集的板卡,分辨率≥14bit,采样率≥5Msps。AD数字输出进FPGA。AD9252是8路模拟信号进,8路数字信号串行LVDS输出;2 D; d: }0 T# e
AD9251则是2路模拟信号进,2路数字信号并行输出(D0A-D13A、D0B-D13B)。: D2 w/ f4 D1 a! Y4 z; z* }
理论上选择AD9252,一片即可;
* W$ z% X' z4 C% Y2 Q; R9 x选择AD9251,需要4片,要额外考虑芯片间同步问题。9 q  a: x) s! R; E. B  h: O
想请教下各位,如果串行LVDS输出,在FPGA内串转并时,是不是容易产生不同步的问题?如果并行输出,要多走不少线,芯片间的同步实现难度大不大?, w! f6 c0 F* x9 |% S: n4 ^
初次使用AD芯片,有类似开发经历可否麻烦给个参考电路或其他优选芯片。) U* E: \8 u- X& a4 S: g
非常感谢!- L3 s2 n! B: I+ R3 I

该用户从未签到

2#
发表于 2015-3-14 23:22 | 只看该作者
本帖最后由 part99 于 2015-3-14 10:32 编辑 # i5 j! t- Q- p2 \6 I

" K/ z# A2 [7 o& `/ w, }并行时间同步好做一点,串行的同步在FPGA端有点麻烦。
. H' _( M* K% X1 q/ B不过,你的采样率不高,可以用9252,但如果PCB有位置,而且FPGA离AD芯片不远,最好还是选择并行。
5 w% M4 E9 I' @: g* n; o如果你担心不同的芯片处理的速度不一样而影响同步,那么同一个芯片不同通道处理速度也有可能不一样,所以9252和9251是一样的。) Z4 C2 R, o3 \; v& M) Z. N
不要在找其他的AD转换芯片了,analog device 已经是业界最好的了。

点评

回答得很详细,非常感谢! 我犹豫要不要使用多片是考虑片间同步信号的处理。AD9251有个SYNC管脚可用于片间同步,如何保证4片AD9251收到的SYNC信号严格同步? 是利用FPGA的全局时钟直接输出4路SYNC信号,还是使用独  详情 回复 发表于 2015-3-15 23:14

该用户从未签到

3#
发表于 2015-3-14 23:26 | 只看该作者
如果用9251, 建议9251输入的时钟由FPGA打进来,而FPGA的采样时钟由9251的输出时钟来提供。

该用户从未签到

4#
发表于 2015-3-15 21:32 | 只看该作者
以前用过4个双路并行的AD7760,芯片有个同步管教,同步比较好做  9251没用过

点评

谢谢啦!AD9251也有个同步管脚  详情 回复 发表于 2015-3-15 22:58

该用户从未签到

5#
 楼主| 发表于 2015-3-15 22:58 | 只看该作者
戏出东方 发表于 2015-3-15 21:32
# {3 e7 n+ W0 k$ f) z以前用过4个双路并行的AD7760,芯片有个同步管教,同步比较好做  9251没用过
" ]: m* r& A2 W2 k
谢谢啦!AD9251也有个同步管脚
( s& w/ F4 |2 Y; O  l

该用户从未签到

6#
 楼主| 发表于 2015-3-15 23:14 | 只看该作者
part99 发表于 2015-3-14 23:225 ?8 Y- u- i: ?: x
并行时间同步好做一点,串行的同步在FPGA端有点麻烦。
) k& @) Y& c$ T" k: F- o不过,你的采样率不高,可以用9252,但如果PCB有位 ...

. X  J, B5 _# n/ u7 u/ T回答得很详细,非常感谢!' J8 N+ C/ r! ?( X
我犹豫要不要使用多片是考虑片间同步信号的处理。AD9251有个SYNC管脚可用于片间同步,如何保证4片AD9251收到的SYNC信号严格同步?4 [' ]" x! s* t. P2 h6 y& I9 m
是利用FPGA的全局时钟直接输出4路SYNC信号,还是使用独立的时钟驱动芯片分路输出SYNC?如果使用FPGA全局时钟直接输出4路的话,假如20Msps的采样率,SYNC的PCB布线走等长,FPGA内部延时问题不大吧?
; \$ F3 A1 F! K3 c2 F

点评

我也建议用FPGA出同步,20MHz时钟对现在的高速信号来说可以忽略不计,不要担心信号线延时,根本可以忽略不计,但为了信号完整性,一定要走菊花链,或者加个同步的buffer。  详情 回复 发表于 2015-3-16 05:56

该用户从未签到

7#
发表于 2015-3-16 05:56 | 只看该作者
本帖最后由 part99 于 2015-3-15 16:58 编辑 ' K% d( o' Q' J/ p7 m! k' ?0 K5 c- p' n
zzzljb 发表于 2015-3-15 10:14
+ u+ L4 b) E: f- g6 C回答得很详细,非常感谢!
# O5 X$ Y+ J) Y我犹豫要不要使用多片是考虑片间同步信号的处理。AD9251有个SYNC管脚可用于片 ...

- o0 I0 r+ q5 [# Y& V我建议用FPGA全局时钟出同步,20MHz时钟对现在的高速信号来说可以忽略不计,不要担心信号线延时,根本可以忽略不计,但为了信号完整性,一定要走菊花链,或者加个同步的buffer。6 a& X4 K  f6 L. |

点评

非常感谢!  详情 回复 发表于 2015-3-16 10:17

该用户从未签到

8#
 楼主| 发表于 2015-3-16 10:17 | 只看该作者
part99 发表于 2015-3-16 05:56
3 n' ]$ G% m0 Q5 G1 [我建议用FPGA全局时钟出同步,20MHz时钟对现在的高速信号来说可以忽略不计,不要担心信号线延时,根本可 ...

, g0 Z' b6 X# ]3 V; R# I8 ?* v/ ?非常感谢!
$ p2 _7 I- G* [8 g9 M- _

该用户从未签到

9#
发表于 2015-3-16 14:05 | 只看该作者
高大上的东东,赞一个。

点评

fallen兄又取笑我了,这种东西对你而言还算高大上啊 话说之前没留意fallen兄EDA365版主的头衔啊,新晋升的?  详情 回复 发表于 2015-3-18 22:18

该用户从未签到

10#
 楼主| 发表于 2015-3-18 22:18 | 只看该作者
fallen 发表于 2015-3-16 14:05
* F: S6 c  W2 N& L; h6 [# W高大上的东东,赞一个。

2 h, _# ]  T' {* B2 pfallen兄又取笑我了,这种东西对你而言还算高大上啊
+ p$ Y# U- R) b话说之前没留意fallen兄EDA365版主的头衔啊,新晋升的?
3 E5 o! X2 J8 {7 A( G0 S6 ~2 e

点评

为人民服务的。  详情 回复 发表于 2015-3-18 23:16

该用户从未签到

11#
发表于 2015-3-18 23:16 | 只看该作者
zzzljb 发表于 2015-3-18 22:18& r( J$ t* }0 U. d: @( |
fallen兄又取笑我了,这种东西对你而言还算高大上啊
2 `2 P. b) C9 D% c$ k9 W2 j* T话说之前没留意fallen兄EDA365版主的头衔啊,新晋 ...

7 H1 N7 j  e, N为人民服务的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 19:38 , Processed in 0.140625 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表