|
|
本帖最后由 pjh02032121 于 2015-2-1 22:59 编辑
J; G* V' f C( X' i+ E5 [1 Q+ d, [/ f1 N* E+ L9 o
1.关于RDL，看过书后还不是很明白。能否在介绍下。4 {; n0 A' b @3 I
RDL（redistribution layer），wirebond芯片的I/O pin一般是分布在芯片四周，为改变pin的位置，芯片在加工完成后，在芯片的表面再增加一层或多层布线以改变pin的位置，一般是做成flipchip形式。
, ]5 C% d. U9 F" F1 {芯片做RDL一般有两种考虑，一是性能，二是工艺成本。
, ^1 ]5 Z6 P9 T3 I! r- L( M想了解RDL的工艺过程，请参考：http://www.chipbond.com.tw/eng_service_03_02.aspx
4 c' f! k5 r4 @! n
- t; e7 S% w2 j% A p8 w) c: r4 ^2，是否一定需要定义电源和地环（这里是否是为了设置wirebond导向线）？ring设置里对间距有什么要求（书里有700um和500um）。还有就是第一个ring和第二个ring的间距要求。
D/ U! ^9 X) N1 T; |Power/Ground Ring不是必须的，跟WB-guide-line也没必然联系。加P/G ring的设计，一般是处理器类的芯片，对PI有要求。
* D0 n6 W. f. n) f; NRing间距和宽度都是根据封装工艺和基板加工工艺能力来定的，目前间距50um，宽度100都没有问题。Ring做的宽对PI有益。; G Q4 Y. P% ?1 S/ F; O3 u
. s9 |3 o7 v0 D8 |
3，wirebond参数的设置。金线弧形的的设置，国内的封装厂有没有一些标准的弧形（刚入门这行，对工艺不熟悉），或者有没对wirebond工艺详细介绍的书。
2 k' H( O' v3 a% R" g/ B# G" J; y$ xapd/sip软件里自带了K&S（最大的wirebond设备制造商）的标准弧形设置，你可以自己查看。
& ~4 V1 g( n. ~. j5 a. c0 t封装厂一般都不会看这些标准的，每个都有自己的标准，甚至每个工程师的标准都不同。" {! n! m1 ]/ U7 [
除非一些射频或高速的信号对金线弧形有要求外，一般不要给封测厂提额外的要求，省钱省事。; m6 b4 n7 c2 {# q
8 `( m. |) v5 k% [! @
4.finger的移动有没更好的方法，先select在选中在右键move很麻烦。
3 h) i O1 m6 J% _$ Y! }你可以在移动完一个finger后，右键advanced/set default...,这样软件会记住你的操作，下次再选择finger就可直接移动了。4 b5 [4 H6 z( L# y, Y/ R- p) `+ v
* A6 J, I6 m1 J! }0 j, k5.如果遇到bga有300个PIN，而信号只有80个。ballmap怎么排比较好？: Y! y/ J. R! \* }
没特别要求的话，就近原则，finger扇出后直接via到ball，剩下的都电源和地，平均分布一下即可。
, F' _7 |7 }( y8 ~ x4 B$ q k
2 ^7 l9 V4 |1 l; r6.finger的大小？（这还是wirebond工艺的不熟悉）一般我们用到的finger是多大的，最小是多少？最大是多少？
7 Q: _0 m4 {' U, |/ _& i% j* B, Ufinger最小有限制，最大没有限制。, j) ~9 I6 X& ?+ V6 p
最小一般和金线直径和设备能力相关，现在做金线直径2倍宽度/4倍长度都已经很成熟了。实际设计中，最好参考封装厂的设计规则。
* O5 m4 G# K6 q/ {7 U0 n0 H
6 [& j0 q' k$ x# U7.finger在一个die里是否是用统一的大小。我可不可以把vss的finger做大一点？2 d' M E: I6 \$ x# h+ U$ u
没有必要统一大小。P/G有时候要打多根线在一个finger上，必须做大才有足够的空间打下多根线。: i3 _ w2 S) F9 H- ]
|
评分
-
查看全部评分
|
/1 
发表于 2015-1-31 10:31
收藏
淘帖
支持！
反对！
发表于 2015-2-1 22:56
楼主