DDR走线线序调整问题咨询

sapphire1227 · 发表于 2015-1-19 22:17

您需要登录才可以下载或查看，没有帐号？注册

x

我们在layout DDR的时候为了走线更顺，会去调整数据线的线序。在这里需要注意些什么。是否只能在同一组里的8位数据信号之间才能互换？

dzkcool · 发表于 2015-1-20 13:11

要注意有些数据线有特定的作用，不能随便换，具体看芯片要求吧。
一般是同组之间整组互换，例如0~7与8~15整组互换；
组内交叉互换，例如0~7中的data1与data2互换；
不可在组间交叉互换，例如0~7中的data1与8~15的data9是不能互换的。

菩提老树 · 发表于 2015-1-20 16:01

所有我pin交换一定要看使用chip的datasheet，如果换pin，一定要喝电路设计工程师和软件工程师沟通，免得最后调试不通过

zhenfanhei · 发表于 2015-1-20 14:06

顶，支持

sapphire1227 · 发表于 2015-1-20 14:26

dzkcool 发表于 2015-1-20 13:11
1 i, _* e1 n! V要注意有些数据线有特定的作用，不能随便换，具体看芯片要求吧。 `' }; V% }6 U3 p( U3 L; U
一般是同组之间整组互换，例如0~7与8~15 ...

非常感谢你的答复。受教了

Emerson · 发表于 2015-1-21 15:15

学习了现在正在做DDR的 ~

zyg1060482876 · 发表于 2021-10-22 13:07

学习

dengyuan1991 · 发表于 2021-10-22 18:38

一般的话CLK只能换到CLK的PIN脚上，8位换8位

a407715468 · 发表于 2022-4-11 13:44

数据线组内互换，组与组整组互换

帐号		自动登录	找回密码
密码			注册

推荐内容 /1