DDR3仿真

snsArvin

大家好，关于DDR3仿真，有些不解之处，请大家指导！
1.DDR3时序余量怎么计算？
; {+ Q' c# J. d8 ]+ y" y2.下图中tIS(base)是个基值，标准上说：实际建立时间需要加上Δt，这个计算出来的总的tIS是DDR3芯片对建立时间的需求？还是实际电路的tIS？
: W, ]' y$ I; G8 a  h/ A


3.tIS有两个参考，AC150和AC175，到底用哪个？
; a- \# T8 a9 C

cousins

5 i7 A7 j, U' s* W" t: J
4 E6 ]! N3 X4 s8 ^2 A. i: ?! \6 d1.tvb+tskew  tva-tskew   相位右偏为正，左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的时间，tva为valid after，即理想DQ有效跳变后于strobe跳变的时间。skew为单根DQ允许的相偏
2.参考第一条可以知道，datasheet里为requirement。实际测的为tvb+tskew tva-tskew
) g- d( \# O: x! a% c# @# J3.AC175 AC150代表的是门限偏移，即AC threshold +/- 175mV或者150mV，与速率有对应关系，速率越高，AC threshold +/-越小。
9 a5 h, N9 G0 b8 z
! }# l3 t( b! n  n( ~考虑到clk jitter及DQ skew的影响，slew rate取较大值为比较严格的做法，因为slew rate越大，最低要求的建立保持时间越长。

Colin_SI/PI

DDR3的时序参数是基于标准负载测试的

$ ?5 P' }( E( K. ?7 @* v. R
4 A" a( o! `+ ^! A, g' ]实际负载不可能标准 所以波形有差别，负载过重过轻 等都会造成影响
4 S3 i& i& D" I飞行时间偏移，包括芯片内部的逻辑偏移，buffer偏移，和PCB上走线的偏移
实际时序计算时要以接标准负载和实际负载计算飞行时间偏移
DDR3的规范规定计算时序都要考虑derating
" E3 i3 y6 Q/ w3 ?& A8 T. n
, f( [1 V# y% [9 ~% _8 p, }9 D2 m

snsArvin

Coziness_yang 发表于 2015-1-5 22:16
计算Slew Rate主要是要看信号的质量，有的信号在上升沿上存在非单调，但有些信号是单调的，所以对于slew ra ...

您好，谢谢您给我解答，那么在计算时序裕量时，需要减去建立时间，那么是不是说这时候的建立时间需要用slew rate和AC175的基值一起来确定？

$ h: j. g& J; I4 v: R! L
8 m2 R$ P  _+ q" \% E
' B% d, Z" I5 H# a) V0 r* J- {

shark4685

看本质，看信号的上升沿，上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

snsArvin

shark4685 发表于 2015-1-5 15:34
# ^4 B* W, g3 ?( ]8 Y" V4 i看本质，看信号的上升沿，上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

- `6 E) J4 _. t9 n: `1 J& a谢谢版主，Slew rate的大小和tIS有直接关系吗？如果像下图这样，我认为不影响
图中红线和黑线，我认为tIS都一样
* G: d' g0 R3 v+ ?4 r2 C

shark4685

slew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。
7 G: B0 W8 U# x
8 O0 _9 m& f7 z" ?+ k9 H2 v( h6 l

snsArvin

shark4685 发表于 2015-1-5 16:44
slew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

( R1 C6 V6 ^+ _- |+ x! l' |在计算时序余量时，如何使用这个slew rate？

Coziness_yang

计算Slew Rate主要是要看信号的质量，有的信号在上升沿上存在非单调，但有些信号是单调的，所以对于slew rate我们需要采用不同的计算方法。而对于时序裕量，我们需要看slew rate，因为slew rate的不一样，时间裕量的计算肯定也不一样。

Head4psi

1. 总的tIS是DDR3芯片对建立时间的需求？
   是的，在 DDR3 pin 上所量到的 Setup time，要大于这个值 (tIS total)，多出来的就是你的余量。

- k4 V/ r, z4 x) y/ P2. tIS有两个参考，AC150和AC175，到底用哪个？
    都可以，但是选用 AC150 的余量会多一点，原因有历史因素，非三言两语可喻。
! m+ ~/ v  m  U9 {: x# @

shark4685

想听听历时原因

snsArvin

Head4psi 发表于 2015-1-5 22:18
: H  G' ^1 {- [$ v/ ^4 W1. 总的tIS是DDR3芯片对建立时间的需求？
" w! C$ |  ^% e   是的，在 DDR3 pin 上所量到的 Setup time，要大于这个值 (tI ...

多谢您，那就是说要下面的数据算出DDR3对建立时间的实际需求，然后在实际的仿真波形上测量建立时间，和这个需求值比较，对吗？

# Z1 u3 j* l& t$ C( p. B6 a0 _# Z# h
' H1 X# T! Y( e+ W$ H' V
  H  \; H( W6 J* C% A1 Y1 D; \

snsArvin

cousins 发表于 2015-1-6 08:42
1.tvb+tskew  tva-tskew   相位右偏为正，左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的 ...

时序余量是否可以直接从波形读取？
7 `) `. j* H5 M8 u  w1 S7 o  i1 S

cousins

snsArvin 发表于 2015-1-6 09:06
, {% I& m8 w4 k. P9 W  y时序余量是否可以直接从波形读取？

不能，要抓取cursor后再做计算
# Z: i, Z3 @+ h1 k, Q
8 n2 k- H, P7 @, {( l$ J

snsArvin

cousins 发表于 2015-1-6 09:17
不能，要抓取cursor后再做计算

版主，您前面讲的余量计算：tvb+tskew ,tva-tskew，为什么没有减去建立时间？

cousins

因为tvb+tskew就是实际的建立时间，减去datasheet中的requirement就是裕量
tva-tskew是实际的保持时间，减去datasheet中的requirement就是裕量