orCAD to Allegro有关Footprint的一点疑问

lxwuming

小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402
: Z: o: W+ }9 B$ b# Z" f创建好网络表
然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面

在allegro中导入网络表后,摆放零件时发现没抓到封装R0402.
0 t9 ^3 J/ G, F; F7 Y. c请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?

numbdemon

oRcad layout?
还是allegro?

lxwuming

用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

numbdemon

原帖由 lxwuming 于 2008-9-5 17:29 发表
用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

关键点：
1.正确导出网表
2.Allegro要设置正确psm和pad的路径，要包含你的封装和pad
0 t: W0 t/ ^' Q6 ]  D) m- k
# c, S) v4 u% U& f$ k2 R: H' n! b, v对照上面，那个存在问题？

lxwuming

numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?
: }, O# b6 L. @刚接触,不是很清楚.用Project Manager吗?

LHDDSHL

https://www.eda365.com/thread-10236-1-1.html

lxwuming

Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008
4 L! L' T! U& o. j(C) Copyright 2002 Cadence Design Systems, Inc.
) c$ F4 j0 s2 [- L* }, E4 I3 C, j------ Directives ------
RIPUP_ETCH FALSE;
  O1 V' s  u  o) G/ lRIPUP_SYMBOLS ALWAYS;
/ [4 Z& W4 f8 ~: |MISSING SYMBOL AS ERROR FALSE;
SCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';
% d" k! T( ~( v7 T; y/ _1 S: `, w! L2 XBOARD_DIRECTORY '';
3 ?1 g0 ]5 G+ B( Q# YOLD_BOARD_NAME 'F:/Cadence/unnamed.brd';
NEW_BOARD_NAME 'F:/Cadence/unnamed.brd';
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp
------ Preparing to read pst files ------
. p1 h4 o% c+ t
#1   ERROR(24) File not found
( {( ^4 M9 N1 c: m4 \     Packager files not found
#2   ERROR(102) Run stopped because errors were detected
+ |) u8 z! M8 C- }netrev run on Sep 8 14:06:39 2008
1 y" x- d' o3 W4 a   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
' U4 Z% j( L8 J  x8 S   FEEDBACK OFF
7 A& x- q8 N) b% q! A' \& D   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
6 r% k1 @) Q. y: k   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
0 R5 U0 G" v1 T0 d   SINGLE_NODE_NETS ON
$ w7 v5 r% Y- ^. m   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  2 errors detected
% J9 P! v3 E$ b+ X: x# j$ @. D' p No oversight detected
No warning detected
  c4 C3 ]/ H0 ecpu time      0:00:03
- O+ A" u7 \; ?3 Aelapsed time  0:00:00
7 T2 S& W* r& `$ e- h
导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
1 T9 q0 Y2 }& W) X  b                                 第二个错误又是什么呢?
还有netlist.txt又在什么路径下面?

yzl624358

学习了，谢谢！

zshxie

零件的封装可以这样看：
! \6 k' E. z+ ?4 U1 ]3 h( t! t5 O. o 在design entry CIS 中点取 *.dsn,
                                tool-exprot properties
% U$ u6 q; N% Y4 v' J4 w$ `然后在生成的*.exp（位于outputs） 文件里查看哪个元件没有封装。

luhuamin200

电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错！！！！

s07110016

我要学学啊