找回密码
 注册
查看: 1234|回复: 14
打印 上一主题 下一主题

[仿真讨论] 提问:请问哪位知道预加重的真是电路

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-11-7 09:17 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
想知道预加重和去加重的真正原理图解释,不是那种简单系数相乘延时再加和?哪位大师可以给细讲一下
3 V& X$ j& N; ~% d+ h: ]9 J+ [

该用户从未签到

推荐
发表于 2014-11-9 09:47 | 只看该作者
本帖最后由 cousins 于 2014-11-9 09:52 编辑 6 D) Z6 Z2 j  I* k" U+ I+ }
soiee 发表于 2014-11-8 21:035 I% Y+ U1 r! g; O. s
预加重我的理解就是加个高频电容。" h5 ~2 ^) W- L$ |8 [% f2 s' m
去加重的一种就是在输入级或中间级的射极电路之间加个R//C。

. w( G5 z9 M* f4 u" w) k/ {不可以这么理解...虽然也是有滤波的作用...也只能理解成主动式滤波器,而不是一个单独的被动电容。3 u7 o5 `$ P* y) _
pre-emphasis和de-emphasis中间都是有运放和延迟电路的,根据tap数去增加级数,并且增益也不一样
' \8 B: |* [$ c# e如果你不是要做底层驱动的硬件设计,无需理解这个电路,只需要以数字的方式来了解这个增益和tap级就可以了. i' ^. W4 R/ T/ ^
4 B* k. e+ o" J, o2 l
/ d- {( f$ g4 r( @

点评

加重所采用的方式有几种的,每一种原理都不一样。基本的原理可以查到。但是实际芯片内的结构不得而知。一般都是自适应的CTLE 或者线性EQ。多抽头的FIR滤波器组成 进行预加重或者去加重,从幅度和时延两个方面...  发表于 2015-6-17 18:12

该用户从未签到

2#
发表于 2014-11-8 21:03 | 只看该作者
预加重我的理解就是加个高频电容。
& y  a0 r9 v( K. r0 L$ b去加重的一种就是在输入级或中间级的射极电路之间加个R//C。

该用户从未签到

4#
 楼主| 发表于 2014-11-10 11:51 | 只看该作者
cousins 发表于 2014-11-9 09:47
; E2 `' j) B! X4 a- i1 l不可以这么理解...虽然也是有滤波的作用...也只能理解成主动式滤波器,而不是一个单独的被动电容。
1 [& R7 a- I/ E/ L, [0 |& Ipre- ...

: s5 R$ Q, R4 C3 ?# A0 F* ~我觉得需要加主动器件,就是运放,不然负值是怎么出现的,虽然姐姐大概的作用以及系数和乘法器,但是还是想进一步了解里面的电路,因为想能不能模拟这部分电路,做个仿真  y) M' ]9 F( d0 N" @9 u

该用户从未签到

5#
发表于 2014-11-10 12:07 | 只看该作者
shirley_zong 发表于 2014-11-10 11:517 X+ X" W+ u5 a% I$ A0 E# E5 E
我觉得需要加主动器件,就是运放,不然负值是怎么出现的,虽然姐姐大概的作用以及系数和乘法器,但是还是 ...

) m, d* h  b# {( U" R0 b2 i这个问题你需要问问FPGA相关专业做信号处理及均衡设计算法的工程师,术业有专攻。
9 |) I% f% m5 r8 Z2 i

该用户从未签到

6#
 楼主| 发表于 2014-11-10 13:36 | 只看该作者
cousins 发表于 2014-11-10 12:07
7 O: \, t) i0 Z这个问题你需要问问FPGA相关专业做信号处理及均衡设计算法的工程师,术业有专攻。
; T, m$ w+ D! @' s9 p
好的,谢谢
2 |3 D( o; `# P, m7 G! ~$ `' g

该用户从未签到

7#
发表于 2014-11-11 00:09 | 只看该作者
各位大侠们,有没有这方面的资料share一下。

该用户从未签到

8#
 楼主| 发表于 2014-11-12 15:35 | 只看该作者
我也想要这方面的资料,求共享

该用户从未签到

10#
发表于 2014-12-23 17:29 | 只看该作者
本帖最后由 shark4685 于 2014-12-23 17:32 编辑
) L9 P% h% j, A2 _. a% N3 B9 M& P! H& N  K- z" k- u$ V; z2 U- [$ q/ \
首先理解下预加重的定义:
7 b# u  W( q4 c# i7 G) y1 u$ }, r/ N! [6 e2 P
高速数字信号是宽频带的,由一系列的正弦信号构成,高速数字信号在传输的过程中,高频分量及其容易衰减,
; r8 c; s% ^* G7 c$ H* i5 A0 q
* C: T' }3 z& g! Z8 a4 Q# n# ^; f: K1 H具体现象就是上升沿变缓,不能理解的就理解为跑的越快,摔跤摔的越狠。/ F! `$ T: \. g$ f$ e
1 P  L0 ^! g) f1 F: n" n
预加重就是提高这些高频分量的幅度,让其衰减后也能满足接受端对信号幅度的要求。4 q1 v# \7 C! B0 O
# h8 ~" ?: U4 b, B, t
所以预加重电路有2个要求:1. 固定频点 2.放大幅度  所以就有了下图
) A1 j+ E4 ?$ G$ C3 @% C
' u1 v4 Y- M4 s7 A2 Q, N* g; p) R* P/ m# s; ?1 i& i0 R# C

+ R# U% i" r7 f' i, ~! b* i) m
- Y- a* T( C5 N  z0 l% R5 p- U: H/ u* @" M, v! h5 x9 z
+ M/ e4 T, V( b- ~1 L+ x% L
# o/ x+ J, o% X* P3 l
. f6 h" Y# T6 E) E6 I8 f" h( x. _+ A3 [

该用户从未签到

11#
发表于 2015-6-16 21:00 | 只看该作者
求详细的解释啊,有具体电路么?
; N5 W! V& |9 ^

该用户从未签到

12#
发表于 2015-6-17 18:25 | 只看该作者
    加重所采用的方式有几种的,每一种原理都不一样。基本的原理可以查到。但是实际芯片内的结构不得而知。一般都是自适应的CTLE 或者DDFE 和 PSDFE。CTLE主要增强高频信号能量,弥补信号传输中在通道上的损失(高低频损失不同),DDFE衰减通道不连续的反射信号影响,PSDFE对脉冲整形,增强高频信号。输出多用多抽头的滤波器。FIR滤波器组成 进行预加重或者去加重,从幅度和时延两个方面进行调节,抽头数、均衡幅度和UI值均可以软件修改。
5 O$ Q7 `( U- P( p
. N6 L* N$ Z* A0 |& g, A5 j8 ^如下是三抽头发射端EQ:
1 }) i; p' }9 B! Y

11.png (34.17 KB, 下载次数: 6)

11.png

该用户从未签到

13#
发表于 2015-6-17 18:27 | 只看该作者
ZCNeutrino 发表于 2015-6-16 21:00( H: ]* c/ O6 z6 I* a; @
求详细的解释啊,有具体电路么?
5 N1 O& P: u4 x9 ]: Z
每一种都是经过复杂的算法实现的,并且算法不断升级,种类也多。  具体你可以参考自适应滤波器 CDR等信息,但是都不会有具体算法实现的。想要,就去查文献。
+ t/ g4 [! e4 z9 E4 E1 `
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2024-11-25 13:14 , Processed in 0.109375 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表