找回密码
 注册
关于网站域名变更的通知
查看: 1043|回复: 4
打印 上一主题 下一主题

RGB屏真的难过辐射吗

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-10-24 21:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近遇到的案子,RGB屏好像辐射都不行,50MR的时钟,100M 以上明显以50M 单支超限值5-6DB 。见过好多人在时钟串磁珠或并电容,辐射明显有改显,更有把屏包排线包起来的,还过不辐射就惨了,这下子,啥法子也没有。想问下各位RBG屏真的辐射这么难吗,还是有更好的方案让样机通过认证。
6 Y. F, I; @2 b) i" @) \- K

该用户从未签到

2#
发表于 2014-10-26 10:32 | 只看该作者
主要是FPC线的问题,尽量短,连接器接口处做好屏蔽,针对500MHz以下的高次谐波都要做好去耦。: ?$ Z* ?, U( W/ V: y

该用户从未签到

3#
 楼主| 发表于 2014-11-4 22:03 | 只看该作者
去耦敢问有哪些措施,敢问大侠。接口一因成本问题做不了屏蔽。

该用户从未签到

4#
发表于 2014-11-24 13:32 | 只看该作者
既然你说了成本问题,那么吸波材料是直接不会用就对了。
! h, z- H( Z4 b3 B1 R% H考虑下低成本的导电材料与连接器周围的裸露地相接。包不包FPC线可以依照测试结果来决定。# J+ C  M5 ^; E. D* x* ]& E
去耦的话首先考虑RGB驱动端元件的电源去耦,目的是改善CPU的电源稳定性。
* ?* ^0 j9 A( p. B然后考虑接口附近电源(任意电源)的去耦,目的是降低附近同步开关噪声。
- c$ I% e9 J8 q2 j! v若仍然不行,就考虑重lay线,走带状
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-21 05:48 , Processed in 0.062500 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表