找回密码
 注册
关于网站域名变更的通知
查看: 17834|回复: 166
打印 上一主题 下一主题

ddr3分享一下设计。

    [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-9-29 17:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
免费贡献给大家。
游客,如果您要查看本帖隐藏内容请回复

8 N! V3 ~: c: F- L# b% a

该用户从未签到

推荐
发表于 2014-12-5 10:04 | 只看该作者
你要看你是做什么产品的
; p& J/ B: d2 o- U7 |工业级,军事级的才可能满足你3W的要求,大部分民用的消费级产品很少有满足3W的。( r2 C" V) ]& K; L
第九条要放在ddr颗粒stub前。
0 _6 ?3 e& O! u* q第二条25mil太夸张了,虽然很多design guide上是要求这样,但是即使你25mil等长了,未必你的延时就真的是这样,这和你路径上的过孔,拐角,蛇形绕线都有一定的关系,所以我的建议是100mil以内。
& _/ F" A7 w" Q" A! F0 Ecmd/addr/ctrl不必那么严格,有write leveling帮忙调shift to ck,所以你控制在300mil以内就可以了。
/ e& R4 M+ P  }: p* kvref做屏蔽这种事,有很多公司都这么做,我是没干过,也没见有SI问题。
6 O; O) M8 z+ X; N其他都还是可以的。
9 f; r. Z8 ^" K8 J" _  pfly-by拓补的每个颗粒clk对应的颗粒内的DQS约束即可,不用全部等长。write leveling是个好东西。2 C9 b' v1 V5 v1 j+ z
2 V( ~) e4 m) A; J' J; Z

该用户从未签到

推荐
发表于 2014-12-5 09:00 | 只看该作者
ggbingjie 发表于 2014-12-5 08:54
" y# e4 `+ C2 y/ W7 f' z* I我想问下,数据组与数据组之间有没有时序方面的要求?
/ U$ r. p: d+ k5 ^
没有直接的要求,通常是组内DQ-DQS6 h! z- K! J* y$ A0 P" X4 [, v
但是由于DQS与CK有时序要求,所以间接的要求还是有的,每一根线等长是最笨但是较为有效的做法,但是未必是时序裕度最大的设计,通常芯片内部还会有bump到die的线长,那未必是等长的,何况还有封装引起的上升沿变化使得相位偏移,所以,还是用模型仿真确定需要多少。通常300mil以内就能满足基本的时序要求。
) X! ~1 p. K; N
8 j: @/ j( K8 Q5 B. L" F

该用户从未签到

2#
发表于 2014-9-30 15:37 | 只看该作者
下载学习,多谢分享,顶一下

该用户从未签到

3#
发表于 2014-10-11 09:53 | 只看该作者
电感 L1 在2~4层对应的部分都挖空了,能解释下作用吗?

点评

大的电感在内层挖空是比较好的  详情 回复 发表于 2016-5-27 14:41

该用户从未签到

4#
发表于 2014-10-24 11:59 | 只看该作者
同问3楼的,一直想知道电感腹部的覆铜是否要割掉?原因是什么?楼主给我们讲解一下啊,不甚感激

该用户从未签到

6#
发表于 2014-11-23 20:17 | 只看该作者
好人啊,谢谢

该用户从未签到

8#
发表于 2014-12-4 08:31 | 只看该作者
说是不要钱的为什么还要体力的
  • TA的每日心情
    开心
    2024-8-6 15:00
  • 签到天数: 765 天

    [LV.10]以坛为家III

    9#
    发表于 2014-12-4 08:42 | 只看该作者
    ls的,看帖不仔细啊  明明有baidu 盘。。

    该用户从未签到

    10#
    发表于 2014-12-4 15:00 | 只看该作者
    zhanglin880126 发表于 2014-10-24 11:59
    2 ]! `9 Q, b% E' B; q0 O5 F# d同问3楼的,一直想知道电感腹部的覆铜是否要割掉?原因是什么?楼主给我们讲解一下啊,不甚感激
    # R  N% s/ X. q; B0 b% M9 h) e5 M" {
    通俗点来讲,电感底部的地或者其他信号线会在电感间并上一个小的等效电容,使得有效电感值出现偏移。
    ) u9 Q9 e% a/ H3 n
      \& E- [  Q. O. ]- r8 n! n所以建议电感下部不要走任何其他网络线,包括地。! c; E( N; E+ I$ V7 k& A8 c

    6 M  w" x/ v$ P' L2 h$ y4 ?+ A3 s. c, _( i) \' C5 \

    该用户从未签到

    11#
    发表于 2014-12-4 15:42 | 只看该作者
    cousins 发表于 2014-12-4 15:00
    ; _) g+ o1 W1 _4 ?" l1 M通俗点来讲,电感底部的地或者其他信号线会在电感间并上一个小的等效电容,使得有效电感值出现偏移。* W/ c+ C; V5 P
    . ?# [: P) Z- }5 f  ]$ q
    ...

    1 d: X; g$ D0 ^% D# A那这个意思是要将电感下面每一层的地都要割开吗?还是说只是临近的层?
    ! U& i5 f! K7 d- P9 P& t" O

    该用户从未签到

    12#
    发表于 2014-12-5 08:54 | 只看该作者
    cousins 发表于 2014-12-4 15:006 Z$ t& T0 X0 a, o$ g
    通俗点来讲,电感底部的地或者其他信号线会在电感间并上一个小的等效电容,使得有效电感值出现偏移。9 Q1 a# i- A$ `% g' H$ S  q7 J

    2 V* l9 ?8 U# U0 X ...

    * C7 |) c' N& D& w5 A# o我想问下,数据组与数据组之间有没有时序方面的要求?
    4 w8 p/ t4 [# E

    该用户从未签到

    13#
    发表于 2014-12-5 08:56 | 只看该作者
    zhanglin880126 发表于 2014-12-4 15:42
    : I% ^# b0 V" Q% f1 F那这个意思是要将电感下面每一层的地都要割开吗?还是说只是临近的层?
    ' Z0 n- C* D) p% a' A6 q2 z
    临近的层就够了。
    - Y# F9 g9 m1 ?, S* W2 t+ R$ `, u9 |

    该用户从未签到

    15#
    发表于 2014-12-5 09:36 | 只看该作者
    本帖最后由 ggbingjie 于 2014-12-5 11:08 编辑
    ! o* i. j6 N( `, M1 o. i
    cousins 发表于 2014-12-5 09:006 v5 l" L  n9 p8 V
    没有直接的要求,通常是组内DQ-DQS) B# f# @) b0 t6 z- O! Z4 `& ]
    但是由于DQS与CK有时序要求,所以间接的要求还是有的,每一根线等长 ...
    , p. A( y4 w# G9 A' v8 e1 w
    DDR3的规则
    ! ~9 M" I6 K! A+ \9 s" m7 {
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-19 04:58 , Processed in 0.140625 second(s), 33 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表