找回密码
 注册
查看: 1566|回复: 2
打印 上一主题 下一主题

[仿真讨论] 在实际设计过程中经常遇到的问题!信号线遇到FPC排插了,那么阻抗应如何算

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-8-28 20:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
1金币
想请教各位高手一个问题,在实际设计过程中经常遇到的问题!如果信号线遇到FPC排插了,那么阻抗应如何算啊?举个例子,双面板1.2MM厚度的板。假如有个主板,有几根信号线,已在源端串了100R的电阻了但走到尽头了,这时要用FPC排插连接信号线到KB板了,通常是0.5MM间距的排插,那这时高速信号的阻抗应如何计算,还是100欧左右吗?这样有没有反射呢,会不会出现信号完整性的问题?如果有的话,应如何解决啊?很怕它干扰出来到时搞不掂就麻烦了!新手,望各位高手帮忙解答下,小弟感激不尽!

该用户从未签到

2#
发表于 2014-8-29 17:42 | 只看该作者
看你信号有多重要,如果是关键信号,一般不建议你走在小板上这样没法保证阻抗,再者双面板本来就很难保证阻抗,所以你没必要纠结遇到FPC阻抗有没变化,接插件,接口等这些对信号肯定有阻抗不连续的,要看对信号影响有多大是否在系统容忍范围内就行。

该用户从未签到

3#
 楼主| 发表于 2014-9-1 22:16 | 只看该作者
不再专业 发表于 2014-8-29 17:423 X$ C6 p% |0 G+ g* f
看你信号有多重要,如果是关键信号,一般不建议你走在小板上这样没法保证阻抗,再者双面板本来就很难保证阻 ...
% g" B* g/ {- @8 {( `9 m  a
哦,谢谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2024-11-15 16:58 , Processed in 0.125000 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表