|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 w5555456 于 2014-8-2 22:32 编辑
8 J, }4 o% K- l; Q# y/ C' x% k; a2 Y$ p2 a" q
描述:
2 c* B1 ^" m( M8 r. |5 W* W2 i( j 1、数据线和DQS均走在TOP和Mid1。长度误差150Mil。% S4 O' b+ e" G9 m
2、地址和控制线走在TOP、Mid2、Bottom,拓扑结构为T形分支等长,CPU分别到两片DDR的长度误差300mil。9 u) K; L/ d! y, \
3、时钟线从TOP换到Mid1,阻抗100欧。
) v* e+ F, u t7 i9 S2 |& v4 b 4、DDR的1.8V走在了Mid2,VCC层主要铺3.3V(给Mid2层的信号提供返回路径)。, n( O F! d) q9 Z, V9 I: L
5、信号线宽4mil,间距3mil(BGA区域)/4mil(其他区域),BGA区域内的信号线都采用盲孔设计。* `! |6 B2 n# s$ j/ A) g. y
6、PCB中大部分无关的电路我都删了,CPU还有几个电源没有布,不过DDR相关的基本都弄完了。
( K7 g! x, E4 D0 V O7 ` 7、所用软件,altium Designer 10.0- _" a' I+ ?2 {8 D0 y6 Z9 ? U
7 l( ]* X5 k* e: [! m
PS:CPU的引脚间距是0.5mm的,过孔用的6/11.8mil,而且到焊盘的距离只有3mil,这样做出来板子焊接时是否会导致短路?有没有改善措施?
8 c) A$ ^4 N1 `4 `
$ A/ m) C0 s( o' E. E/ }, I4 y' p& d, ?2 T& ^& }
热烈欢迎各路高手前来指导!谢谢!!! |
|