找回密码
 注册
关于网站域名变更的通知
查看: 731|回复: 24
打印 上一主题 下一主题

求评PCB布局走线问题

[复制链接]

该用户从未签到

跳转到指定楼层
#
 楼主| 发表于 2024-12-28 10:48 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 JUZHOU 于 2024-12-28 11:06 编辑 ( g; j8 b: ?6 h. C$ {8 V4 j
* P: p1 s" _! Y9 m& s
C:\Users\Liao\Desktop第一次画板子不知道这样子的布局和走线是否合适,希望各位大佬指点指点,

1735353888503.jpg (58.74 KB, 下载次数: 4)

1735353888503.jpg

1735354049340.jpg (58.67 KB, 下载次数: 7)

1735354049340.jpg

1735354640087.jpg (124.01 KB, 下载次数: 7)

1735354640087.jpg

点评

設計問題: QT1 和 QT2 包裝太小, 電流瓦特數不足. 前後端電容太小.  发表于 2024-12-28 11:50
0分, 主要問題U1腳位錯誤(電路動不了,6~10腳反了.), 次要U1大電流線路未加粗, 偵測電流線路未獨立, 線路電流走向不佳, 殘銅未處理.  发表于 2024-12-28 11:29
  • TA的每日心情
    开心
    2025-2-21 15:33
  • 签到天数: 12 天

    [LV.3]偶尔看看II

    12#
    发表于 2025-1-2 17:28 | 只看该作者
    反馈信号到芯片端要尽量短一点,防止被干扰到。
    头像被屏蔽
  • TA的每日心情
    开心
    2025-1-23 15:05
  • 签到天数: 17 天

    [LV.4]偶尔看看III

    11#
    发表于 2025-1-2 02:49 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽

    该用户从未签到

    10#
    发表于 2024-12-30 21:22 | 只看该作者
    JUZHOU 发表于 2024-12-30 15:37' T, l( ^, r2 B/ k, l* {+ v
    因为我不确定电感放在不同层会不会有不良影响所以一开始就没考虑放在底层,至于R5  R6重新布置过,距离FB ...
    , z! I* c: \0 j8 [  o' q5 T
    FB短抗干扰好,同理小信号类,高阻类 高阻输入类,尽量原理远离大电流,大动态,强信号强干扰类。比如你这个CSP就是算。多做就渐渐会严谨,我已经不干电子了,买菜老一个。偶然怀旧来看看,多请教您的同行,这里务实的高手好多的
    6 @6 J' ^$ h* v+ w) J1 H+ r% Q

    点评

    FB短抗干扰?? 並不是, 是主電流走向要短, FB只是一回授電壓.  发表于 2024-12-31 12:20

    该用户从未签到

    9#
     楼主| 发表于 2024-12-30 15:37 | 只看该作者
    304495297 发表于 2024-12-30 13:52$ b4 O4 U* X8 V
    为什么不把电感放另一边呢?PIN7 PIN8 短而粗,输出电容一点到PIN2 GND,R5 R6到FB要短,PIN10到QT2尽量短

    2 `; D* @! C/ y因为我不确定电感放在不同层会不会有不良影响所以一开始就没考虑放在底层,至于R5  R6重新布置过,距离FB尽量短,但是这里我有个疑问,为什么R5  R6要距离FB尽量短,规格书中也没有特别的说明,所以这个地方有点疑惑。PIN10和QT2也是走线尽量短了。关于输出电容点到PIN2、GND,是不是需要重新分配一个GND标识符,不然我用的铺铜不就会覆盖这一段GND连线吗?
    # Y2 F! Y! ^, P+ L1 h  R5 @' n, O2 H+ X/ d

    1735543213672.jpg (30.12 KB, 下载次数: 1)

    1735543213672.jpg

    点评

    而且FB接電源端不需要獨立.  发表于 2024-12-31 22:57
    FB短?? FB沒這要求, 也不會因它放大波形, 只取它的參考電壓而已. 所以它也沒放0.1uF或其他電容去濾波.  发表于 2024-12-31 22:56
    FB短抗干扰好,同理小信号类,高阻类 高阻输入类,尽量原理远离大电流,大动态,强信号强干扰类。比如你这个CSP就是算。多做就渐渐会严谨,我已经不干电子了,买菜老一个。偶然怀旧来看看,多请教您的同行,这里务实  详情 回复 发表于 2024-12-30 21:22

    该用户从未签到

    8#
     楼主| 发表于 2024-12-30 14:27 | 只看该作者
    JUZHOU 发表于 2024-12-28 18:04
    7 l6 C4 W1 j; Q7 y3 C第二次布局走线

    ! l+ j/ h/ m( n! {1 d) F看见了已修改  还有我看见芯片手册中关于PCB布局的描述中有说到   “CN3762的GND管脚和COM管脚的回路补偿元件的接地端要单独接到系统地,这样可以避免开关噪声6 `( j3 h# i( ^' |
    影响回路的稳定性”,这个单独接地 是和别的器件不共用一个地,另外分配一个参考地的意思吗??7 I, ], D3 C# o

    0 Y$ ~4 F' Z( R* h2 Y1 O

    1735539578118.jpg (32.15 KB, 下载次数: 1)

    1735539578118.jpg

    该用户从未签到

    7#
    发表于 2024-12-30 13:52 | 只看该作者
    为什么不把电感放另一边呢?PIN7 PIN8 短而粗,输出电容一点到PIN2 GND,R5 R6到FB要短,PIN10到QT2尽量短

    点评

    D3,R7,C11, 要在U1和L1中間, 電路圖都畫出來了, 是抵消L1推動的雜訊, 也是最重要要處理的雜訊.  发表于 2024-12-31 12:25
    因为我不确定电感放在不同层会不会有不良影响所以一开始就没考虑放在底层,至于R5 R6重新布置过,距离FB尽量短,但是这里我有个疑问,为什么R5 R6要距离FB尽量短,规格书中也没有特别的说明,所以这个地方有点疑惑  详情 回复 发表于 2024-12-30 15:37
  • TA的每日心情
    无聊
    2025-6-11 15:54
  • 签到天数: 27 天

    [LV.4]偶尔看看III

    6#
    发表于 2024-12-30 11:42 | 只看该作者
    两个灯不能交换一下吗?反馈线不用拉那么远吧

    点评

    重點是下方斷線了.  发表于 2024-12-30 12:02
    灯?? 電解電容拉, 高手是統一極性方向的.  发表于 2024-12-30 12:00

    该用户从未签到

    5#
     楼主| 发表于 2024-12-28 18:04 | 只看该作者
    JUZHOU 发表于 2024-12-28 15:57# g8 _' C+ N7 b4 T$ [; ~: m
    这个时最新的布局  对于QT1 QT2封装问题暂时还没选用合适的 所以暂时用SOT-23
    + [0 k$ C2 n/ A; s
    第二次布局走线" H' i+ s! T8 t

    * i( [/ }( }: P2 X; k

    1735380177973.jpg (41.65 KB, 下载次数: 1)

    1735380177973.jpg

    点评

    支持!: 5.0
    看见了已修改 还有我看见芯片手册中关于PCB布局的描述中有说到 “CN3762的GND管脚和COM管脚的回路补偿元件的接地端要单独接到系统地,这样可以避免开关噪声 影响回路的稳定性”,这个单独接地 是和别的器件不共  详情 回复 发表于 2024-12-30 14:27
    斷線了.  发表于 2024-12-30 12:01
    支持!: 5
      发表于 2024-12-30 08:40
    看見你斷線了嗎??  发表于 2024-12-28 18:32

    该用户从未签到

    4#
     楼主| 发表于 2024-12-28 15:57 | 只看该作者
    JUZHOU 发表于 2024-12-28 14:05
    7 k, q; D- R% f  {, F! _还有一个点,对于所提到的点后端电容太小  针对的是电容封装太小还是总容值不足,对于封装问题,不太理解这 ...
    $ V/ g4 v( F: `9 {+ N
    这个时最新的布局  对于QT1 QT2封装问题暂时还没选用合适的 所以暂时用SOT-23+ z1 N  N9 o9 R( y5 }0 e
    ) `! Y- ?$ T, Q0 ?: P9 C

    1735372409390.jpg (28.12 KB, 下载次数: 1)

    1735372409390.jpg

    点评

    第二次布局走线  详情 回复 发表于 2024-12-28 18:04

    该用户从未签到

    3#
     楼主| 发表于 2024-12-28 14:05 | 只看该作者
    还有一个点,对于所提到的点后端电容太小  针对的是电容封装太小还是总容值不足,对于封装问题,不太理解这对于电路的危害与影响,如果是容值问题,我不太清楚改如何正确配置所需要的电容。我的设计中采取的是12V输入电源以及最大1.5A充电电流,参照规格书,我以为所采用的电容配置已经足够) L% e/ ?8 v+ }: m( B* `
    , @( n$ }0 P( B) f7 s; Z2 ~2 {8 u8 w

    点评

    100nF只要一個, 其他的最好是電解電容去並, 或10uF去並.  发表于 2024-12-28 18:30
    这个时最新的布局 对于QT1 QT2封装问题暂时还没选用合适的 所以暂时用SOT-23  详情 回复 发表于 2024-12-28 15:57

    该用户从未签到

    2#
     楼主| 发表于 2024-12-28 13:43 | 只看该作者
    好的  感谢指点 但是有一个点还没理解  就是侦测电流线路未独立是什么意思
    8 k) Y; q: Z' C8 s4 b2 ^
    头像被屏蔽
  • TA的每日心情
    开心
    2025-1-23 15:05
  • 签到天数: 17 天

    [LV.4]偶尔看看III

    1#
    发表于 2024-12-28 11:45 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-11 00:22 , Processed in 0.156250 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表