讨论：去耦电容

黄小乖 · 发表于 2012-9-14 10:14

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

   看书越看越疑惑，关于去耦电容的概念，希望跟大家讨论一下：
   在《信号完整性分析》书中，去耦是根据电源的供电相应时间来定义的，f=1/(2π根号LC），那么C越小，谐振频率越大，谐振时候的周期就越小，响应时间短，这是为什么小电容靠近引脚放，大电容可以拉开一点距离的原因。那么在《电磁兼容》中提到，挑选去耦电容主要根据谐振频率，低于谐振频率，电容表现出电容特性，高于谐振频率以后，因为引脚和引线的影响，电容器开始表现出电感特性，那么在这里，去耦电容到底表现出什么样的作用？跟前一个概念：供电相应时间有什么差别和联系？
   还有，电源平面和地平面的质检平行电容板效应，它的去耦效果到底有多大？同样在两本书中观点也不想同，在信号完整性书中，说的是“平面电容存在，但它太小了，在电源管理中起不到明显的作用，电源与地平面的实际作用就是为芯片和去耦电容间提供低电感回路，而不是提供去耦电容。”在另一本书中，“电源平面能用作有效的退耦电容，对于标致TTL及其他低速逻辑器件，分离的退耦电容可以省掉。条件是电源平面和地平面之间足够靠近。”这里有矛盾的内容吗？

yuxuan51 · 发表于 2012-9-15 20:27

1.根据电容的谐振频率选电容是因为在电容谐振点时阻抗最低，可以提供一条低阻抗的路径
2.这里并不矛盾，平面电容有足够短响应时间，但是它的电量少的可怜，没法满足芯片切换时所需的电流；联系上述方面再想一下电容的公式就可以明白为什么将电源平面和地平面靠近后在某些情况下会得到较好的效果

黄小乖 · 发表于 2012-9-17 09:42

yuxuan51 发表于 2012-9-15 20:27
7 o+ C8 s: `% c0 T+ _1.根据电容的谐振频率选电容是因为在电容谐振点时阻抗最低，可以提供一条低阻抗的路径
2 }* F! v( o1 Y5 m2.这里并不矛盾，平 ...

谢谢版主解答{:soso_e179:} 。对于电容和电源平面的供电这一部分我已经理解了。还有一个疑问就是，我们选择电容是为了尽量让电路工作在电容的谐振频率点上，这样电路能提供一条低阻抗的路径，是这个意思吗？可是PCB也是有谐振频率点的，通过SIWAVEF分析PCB的谐振频率，在谐振幅度较大的地方添加电容改善平面的谐振，因为电路工作在谐振幅度大的地方可能带来风险。那么我又觉得矛盾了，这里的谐振作用一个是有利的一个是有害的，还是我又概念混淆了？{:soso_e101:}

yuxuan51 · 发表于 2012-9-17 10:44

黄小乖发表于 2012-9-17 09:42
8 U: x( B3 C6 @$ I: `0 b谢谢版主解答。对于电容和电源平面的供电这一部分我已经理解了。还有一个疑问就是，我们选 ...

这个问题蛮有意思的，PCB板上的谐振有害主要表现在反射波与入射波波峰叠加或者波谷叠加造成的大幅值波动，和这里的电容谐振指的意思应该是不太一样

beyondoptic · 发表于 2012-9-17 11:14

本帖最后由 beyondoptic 于 2012-9-16 15:15 编辑

这两个谐振是不一样的，楼主可以单从阻抗去考虑，你如果有扫过电源平面阻抗和去看这个电源平面和耦合地平面的谐振的话你会发现，电源平面阻抗最高点一定是电源平面和地平面谐振点中的一个点，也就是说电源平面和地平面的谐振点也是阻抗较高的点，这个和电容谐振点阻抗较低不一样，应该是电容是ESR ESL C的串联谐振，电源品面和地之间是并联谐振。

黄小乖 · 发表于 2012-9-17 16:23

beyondoptic 发表于 2012-9-17 11:14 3 c% e' u4 J% U9 R: X
这两个谐振是不一样的，楼主可以单从阻抗去考虑，你如果有扫过电源平面阻抗和去看这个电源平面和耦合地平面 ...

我还没有看过电源平面的阻抗，不过我好像理解了你说的。我马上去试试，非常感谢解答。。{:soso_e163:}

帐号		自动登录	找回密码
密码			注册

[Ansys仿真] 讨论：去耦电容

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1