找回密码
 注册
关于网站域名变更的通知
查看: 2887|回复: 14
打印 上一主题 下一主题

protel99se最近发现的问题,一个有网络的过孔没有和它相关的网络连接,DRC居然不报错

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-8-27 22:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
protel99se最近发现的问题,一个有网络的过孔没有和它相关的网络连接,DRC居然不报错,有好几年没有用protel了,最近用它做了几个板子,在这一块板子上出现了这个问题,但以前一直都没有发现这个问题,不知是我软件装的有问题材还是设置有问题,不知各位有没有遇到过。
/ n1 [$ t+ w4 O1 f: y4 x* X$ k! `) T图片如下:

未命名4.png (80.35 KB, 下载次数: 0)

未命名4.png

该用户从未签到

2#
 楼主| 发表于 2009-8-27 22:18 | 只看该作者
本帖最后由 fenqinyao 于 2009-8-27 22:33 编辑
$ x" {& p1 \6 Q9 p% ^6 |: k3 q5 F- R2 [
高手帮忙看看吧,在线等啊." X2 j9 H. X/ H6 q% d, O5 r
看来一时半会是没有发言了,现在将这个文件放上来,哪个有心人帮忙测试一下,刚才重新了软件还是不行,明天到公司去装上试试吧.
0 c5 a' s' U* v5 r5 q我在想protel不会有这么低级的错误吧,以前也用过3年多都没有发现这个问题。

MyDesign.rar

17.92 KB, 下载次数: 22, 下载积分: 威望 -5

该用户从未签到

3#
发表于 2009-10-30 23:03 | 只看该作者
晕一下,这是不是你想这样考试啊!你自己多没设置好的事啊!我的可以了,上传你看一下

MyDesign.rar

16.08 KB, 下载次数: 10, 下载积分: 威望 -5

该用户从未签到

4#
 楼主| 发表于 2010-5-24 19:01 | 只看该作者
楼上兄弟,没有了解我的意思,我指的是过孔的连通性,不是元件间的连通性,你将元件间的连线连好,再将过孔的连线断开再试一下。

该用户从未签到

5#
发表于 2010-5-24 22:05 | 只看该作者
个人觉得这也算是AD的优点吧,这边的via只是一个orphan via,在最后肯定是要删除的啊,这个过孔肯定没有与其他有电气属性的东东相连,如果真的在别的层面与其他的电气属性相连,那么要么就是你rule没有做好,要么就是AD的bug。打开看了一下,是前一种情况,把via删除就好了@~@

该用户从未签到

6#
发表于 2010-5-25 08:20 | 只看该作者
回复 1# fenqinyao - i! j+ b* \% X* `) z: S" z! z6 N( a
# m. u# J8 R$ e( b' j9 H4 w0 O" A, A* ^

7 X+ k4 z1 M7 t2 r* B    我想drc只能检查原理图对应的连通性吧,对于你自己添加的过孔。可能不理会!

该用户从未签到

7#
 楼主| 发表于 2010-5-27 12:24 | 只看该作者
个人觉得这也算是AD的优点吧,这边的via只是一个orphan via,在最后肯定是要删除的啊,这个过孔肯定没有与其 ...
$ V% N& f% D& |& w( A; c% u* Ulegendarrow 发表于 2010-5-24 22:05

5 ^7 l8 v5 @6 m2 g& n
. t( T8 q! a, T
& v) p4 O! k8 q* O, Y    这个在AD6以后的版本中是没有这个问题了,我就是检查不出来才没有删除,这种情况在一个比较复杂点的PCB里是比较容易出现的。

该用户从未签到

8#
 楼主| 发表于 2010-5-27 12:24 | 只看该作者
回复  fenqinyao
' L. u6 J7 p1 R4 q% i" Q0 n, c2 q, Q& ]6 \/ A
, F" ^! C! j, `
    我想drc只能检查原理图对应的连通性吧,对于你自己添加的过孔。可能不理会!* C; {0 ^0 k! P  P
吴鸣 发表于 2010-5-25 08:20

: F1 v& G) s% ?' c% G- {
3 g; _; A+ c6 s2 u% L/ v4 m5 l* F
2 u! T3 S  [3 N% v% _    在AD6以后的版本就没有这个问题了,这样看来是protel99的bug了。

该用户从未签到

9#
发表于 2010-5-27 13:45 | 只看该作者
个人觉得还是保留这功能比较好,以后就可以根据飞线来确定这些orphan via了
; \; b9 y9 s/ \4 H# k7 f还有一个问题就是,如何在最后出gerber之前将这些多余的via(有net,但是没有任何电气连接的)删掉的命令呢,目前还没有发现啊@~@
. S5 x$ S, F3 |; b" `) n% {3 B. }我的想法是看能不能从rule着手,做一个相关的rule

该用户从未签到

10#
发表于 2010-5-27 22:04 | 只看该作者
想到方法了,不过不是通过设rule的方式完成的
) w' D8 R# q. y- j6 E" N当PCB完成以后,hide pad track polygon region via……等,如果有鼠线,就可以马上定位到所在的地方,无论是没有删除的via或者track,都可以轻松的找到,但是对于dangling line似乎不行

该用户从未签到

11#
发表于 2010-5-27 22:40 | 只看该作者
在AD6以后的版本就没有这个问题了,这样看来是protel99的bug了。! p  @% g0 K! V: p' l; m
fenqinyao 发表于 2010-5-27 12:24
, M, e& ]( \1 i

/ y. `7 Z# K+ H. t) W# V  V8 G7 _. f/ f9 }' ?
   AD6里面也有这个问题,但是问题解决了哈哈

该用户从未签到

12#
发表于 2010-5-30 21:36 | 只看该作者
好像是你的线没走通吧,有NET的孔就要连上。不然在做DRC是地定会报出来。

该用户从未签到

13#
发表于 2010-6-9 01:59 | 只看该作者
楼主怎么问出这么低级的错误问题  晕

该用户从未签到

14#
发表于 2010-6-10 23:45 | 只看该作者
学习了

该用户从未签到

15#
发表于 2010-6-12 08:22 | 只看该作者
学习了······
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-14 06:36 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表