EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 alexwang 于 2018-7-2 14:52 编辑
9 ]* A t6 _# ?* H$ [( t) p* a3 P# P3 L5 S3 v. `4 B3 ~" D* c. M R
测量时钟时Period Jitter、Cycle-Cycle 与 TIE这三种方式该如何选择？ ; g+ n9 K4 |. |/ T9 ^
Y1 i/ V; s2 N- k0 u6 t3 k; U
最近遇到到时钟测量部分的问题，现实中的时钟会有Jitter的问题，包括Random jitter和deterministic Jitter,而在deterministic jitter下面有一部分是由于时钟周期不稳定引起的jitter，姑且称之为PeriodJitter。 - z3 G1 P A2 u3 l
而对这部分Jitter的测量有三种标准测试，Period Jitter、Cycle-Cycle and TIE,下方图片是这三种测量方式的定义，问题就是这三种方式该如何选择。换言之，这三种方式分别适用于什么情况。 5 H+ M/ N4 b0 O3 |
( t7 W+ ?$ t7 t! U: P/ }" m0 F3 Q* ~3 O
/ X8 e- u; `& l( d% R/ x* |& n
首先指出题主的一个错误，就是deterministic jitter下分解到是周期性抖动即periodic jitter，而不是periodjitter，period jitter是实际时钟总抖动的一种表示方式。下面看一张图（画工较为随意）
8 [: ] }- c7 Y& V# K5 x. n* q* [$ W1 ]8 K
任何一个时钟信号不可能是理想的，受到干扰和随机噪声影响，实际周期总会变化，上图给出了一个示意图(仅考虑上升沿的偏差，对于RGMII和DDR这种双边沿采样的系统，下降沿也要考虑): [% h4 g+ n2 A, p2 W4 B: `
% D2 _9 W' I9 T% I
时钟的总抖动（total jitter）有3种统计方式
* X9 [9 C6 ^, D6 o3 N' B' b; e t1.时间间隔误差（TIE jitter） 即统计，每一个实际时钟的边沿与理想时钟的边沿之间的偏差（考虑正偏还是负偏）
4 w3 P+ }) `# L! k. Y$ u6 p( K( zTIE jitter实际上是Period jitter累积的结果 ( f1 ~4 v9 J9 c* d# o
2.周期抖动（Period jitter） 即统计，每一个实际时钟的周期（也就是上升沿到上升沿）与理想时钟周期之间的偏差。, t2 h+ @9 R5 _$ ?) v, G
也就是Period jitter = T1- T，实际也就是TIE2-TIE1
$ W: s' F. c* e( H6 ]: N也就是说，在数学上，Period jitter是TIE jitter的差分 6 F6 F! `( t* o$ ?* F+ b* g M
3.相邻周期抖动（Cycle to Cycle jitter） 即统计，实际时钟的当前周期与实际时钟的上一个周期之间的偏差
& I7 Y( s3 |' I, |也就是Cycle to Cycle jitter = T2 -T1
3 h$ A+ \; b# w7 l' i v也就是说，在数学上，Cycle to Cycle jitter 是Period jitter的差分+ a3 s' G k9 J" f& D
) y" m+ Z! v$ ]& c6 y1 a
一般高速示波器测量时钟的时候都会统计3种时钟的总抖动。这三种抖动都是描述时钟的总抖动，有点像位移、速度、加速度的关系（都是描述物体的运动），应用的场合不太一样。下面举例说明一下。5 K+ C6 ~; {: g- n+ s* j# e9 }* \
& l: ?6 Q$ Y% PPeriod Jitter
5 L5 i" p# l1 a6 q: `) J$ O" c高速并行数据通信系统，通常发送端会在时钟上升沿的时候向发送数据，然后将时钟加一个固定延时后发送给接收端（或接收端内部加延时），接收端在时钟上升沿采样数据。 数据的发送和采样用的是时钟的同一个边沿，是对齐的，每个数据的持续时间就是实际时钟的当前周期，采样的时序关系（建立时间与保持时间）只受实际时钟的当前周期影响。上一次的周期偏差（Period jitter）不会影响到这一次的时序关系，既不会存在Period jitter的累积，即无需关注TIE抖动。 1 A) Q2 {2 X }3 a
TIE Jitter
' T$ Z( {& l* S) k2 D在高速串行数据通信，一般都是 嵌入式时钟系统，即不单独提供时钟信号，接收端通过CDR从数据中恢复出时钟用于采样。发送端发送数据的时候，根据自己的参考时钟的边沿，连续不断的发送数据。接收端恢复出时钟后，利用该时钟采样连续不断的数据，当前时钟边沿与当前数据边沿要满足一定的时序关系。由于恢复时钟的机制，数据发送和采样做不到用同一个时钟边沿，那么时序关系就受每一次的周期偏差的影响，既存在Period jitter的累积，需要关注TIE抖动。 ' E) [! P1 W/ c# k" ?4 U ]
当然TIE会影响CDR和PLL的工作。 . z8 d% n* i9 t; h) N3 \
+ z2 s9 A/ |/ u( h- \$ Z
Cycle to Cycle Jitter ) l' ]1 h' G$ n0 _2 Y5 u
在扩频通信等需要扩频时钟（spread spectrum clock）的应用，由于频率本身就是变的，那么统计出的PeriodJitter就会很大不足已体现稳定性，这时统计Cycle to Cycle Jitter就有意义了。 , l+ h, z- d5 u; D
" U6 ^( i/ H& C/ S" w以上算是时域的分析
7 P: p" r$ b, j—————————————————— ) K; |7 D% h# a9 Z
统计域分析 ! `/ K3 ]. Z: Q/ {- O) e6 s1 h2 a
题主所说的total jitter可以分解为Random jitter和Deterministic Jitter，这是通过统计分析做出的。
0 y) ^0 b% m: ?5 d有空再补充 # {2 H" k- }- ^$ C
—————————————————— 1 k7 M" J& A* T9 m. |
频域分析
% }4 E- W5 y( I示波器统计的total jitter，通常会通过傅里叶变换给出jitter的频域分布，这有利于我们定位干扰来自与哪里，如何滤波。
" K0 @! K0 @$ \/ X& K; ^
% `7 J9 ]3 C$ U) h) X) }Jitter是时钟偏差的时域结果，而频域内就是相位噪声。Jitter就是相位噪声在频域的积分。
, L7 x7 d: P9 N7 j; V7 {6 @! m0 J/ \4 ^! o: E$ r m' K
相位噪声分析对PLL十分重要，这决定了PLL能否产生低抖动时钟。 0 Y* s1 I5 F) E7 d9 B& D* \' a
有空再补充。 . M3 l7 w5 x* ]- H' j" H6 N0 U
) p0 d% k& ~3 P" b- D+ s9 [, i
! o- q) j( x9 n$ y# z; p& R( j! d8 y. L) { P- q$ m: |
| 
/1 
发表于 2016-6-16 16:39
收藏
淘帖
支持！
反对！