allegro中怎么在class之间进行线长长度的约束？

qiaofeng9876 · 发表于 2011-3-15 20:35

您需要登录才可以下载或查看，没有帐号？注册

x

各位大牛，我在做一个DDRSDRAM的布线的约束，其中有一个就是要求：数据信号长度< 地址控制信号长度 < 时钟信号长度。由于，这三组信号线都是定义成了netclass。不知道怎么在allegro中进行设置，才能实现这样的约束。
这里先谢谢啦。

qiaofeng9876 · 发表于 2011-3-15 20:50

以上三组信号的组间长度差控制在10mm（390mil）以内。

girl592300 · 发表于 2017-6-12 10:42

帐号		自动登录	找回密码
密码			注册

推荐内容 /1