找回密码
 注册
关于网站域名变更的通知
查看: 1045|回复: 4
打印 上一主题 下一主题

XILLINX FPGA I/O配置

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-3-23 16:52 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
XILLINX的IO在上电时,上电后未配置时分别是高、低还是高阻?7 o) @1 k/ i) G
如何利用ISE设置IO管脚为输入高阻?
$ ]% }! r9 [% r$ Q+ K1 O+ A* x- @

该用户从未签到

2#
 楼主| 发表于 2015-3-23 16:57 | 只看该作者
大神们快来指导呀

该用户从未签到

3#
发表于 2015-4-16 22:11 | 只看该作者
UG381 -  Spartan-6 FPGA SelectIO Resources User Guide

该用户从未签到

4#
发表于 2015-5-10 19:00 | 只看该作者
在生成bit时,将不用的IO管脚悬空是否可以了?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-12 08:22 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表