求评PCB布局走线问题

JUZHOU · 发表于 2024-12-28 10:48

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 JUZHOU 于 2024-12-28 11:06 编辑

C:\Users\Liao\Desktop第一次画板子不知道这样子的布局和走线是否合适，希望各位大佬指点指点，

aarom · 发表于 2024-12-28 11:45

提示: 作者被禁止或删除内容自动屏蔽

JUZHOU · 发表于 2024-12-28 13:43

好的感谢指点但是有一个点还没理解就是侦测电流线路未独立是什么意思

JUZHOU · 发表于 2024-12-28 14:05

还有一个点，对于所提到的点后端电容太小针对的是电容封装太小还是总容值不足，对于封装问题，不太理解这对于电路的危害与影响，如果是容值问题，我不太清楚改如何正确配置所需要的电容。我的设计中采取的是12V输入电源以及最大1.5A充电电流，参照规格书，我以为所采用的电容配置已经足够

JUZHOU · 发表于 2024-12-28 15:57

JUZHOU 发表于 2024-12-28 14:05
% |; k5 F5 t# C$ i0 V/ F2 n还有一个点，对于所提到的点后端电容太小针对的是电容封装太小还是总容值不足，对于封装问题，不太理解这 ...

这个时最新的布局对于QT1 QT2封装问题暂时还没选用合适的所以暂时用SOT-23

JUZHOU · 发表于 2024-12-28 18:04

JUZHOU 发表于 2024-12-28 15:571 I, q9 N; q6 {- Q9 i
这个时最新的布局对于QT1 QT2封装问题暂时还没选用合适的所以暂时用SOT-23

第二次布局走线

一路向南23 · 发表于 2024-12-30 11:42

两个灯不能交换一下吗？反馈线不用拉那么远吧

304495297 · 发表于 2024-12-30 13:52

为什么不把电感放另一边呢？PIN7 PIN8 短而粗，输出电容一点到PIN2 GND，R5 R6到FB要短，PIN10到QT2尽量短

JUZHOU · 发表于 2024-12-30 14:27

JUZHOU 发表于 2024-12-28 18:04: g& K, n, Y& z7 h8 u
第二次布局走线

看见了已修改还有我看见芯片手册中关于PCB布局的描述中有说到 “CN3762的GND管脚和COM管脚的回路补偿元件的接地端要单独接到系统地，这样可以避免开关噪声
影响回路的稳定性”，这个单独接地是和别的器件不共用一个地，另外分配一个参考地的意思吗？？

JUZHOU · 发表于 2024-12-30 15:37

304495297 发表于 2024-12-30 13:524 D, }9 T8 W1 n& w6 f5 T# ?
为什么不把电感放另一边呢？PIN7 PIN8 短而粗，输出电容一点到PIN2 GND，R5 R6到FB要短，PIN10到QT2尽量短

因为我不确定电感放在不同层会不会有不良影响所以一开始就没考虑放在底层，至于R5 R6重新布置过，距离FB尽量短，但是这里我有个疑问，为什么R5 R6要距离FB尽量短，规格书中也没有特别的说明，所以这个地方有点疑惑。PIN10和QT2也是走线尽量短了。关于输出电容点到PIN2、GND，是不是需要重新分配一个GND标识符，不然我用的铺铜不就会覆盖这一段GND连线吗？

304495297 · 发表于 2024-12-30 21:22

JUZHOU 发表于 2024-12-30 15:37
o! w {, l# M2 i) g7 ~因为我不确定电感放在不同层会不会有不良影响所以一开始就没考虑放在底层，至于R5 R6重新布置过，距离FB ...

FB短抗干扰好，同理小信号类，高阻类高阻输入类，尽量原理远离大电流，大动态，强信号强干扰类。比如你这个CSP就是算。多做就渐渐会严谨，我已经不干电子了，买菜老一个。偶然怀旧来看看，多请教您的同行，这里务实的高手好多的

aarom · 发表于 2025-1-2 02:49

提示: 作者被禁止或删除内容自动屏蔽

华山刀客 · 发表于 2025-1-2 17:28

反馈信号到芯片端要尽量短一点，防止被干扰到。

帐号		自动登录	找回密码
密码			注册

求评PCB布局走线问题

EDA365欢迎您登录！

点评

点评

点评

点评

点评

点评

点评

点评

推荐内容 /1