本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › Cadence Allegro教程资料区 › 时钟布线
返回列表 发新帖
查看: 345|回复: 1
打印 上一主题 下一主题

时钟布线

[复制链接]
168516165

该用户从未签到
跳转到指定楼层
1#
 楼主| 发表于 2024-3-12 22:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
时钟布线要求
＞时钟信号
  • 差分布线，差分阻抗85欧姆，差分线对内误差士Smil；
  • 所有DDR的差分时钟线CK与CK#尽量在同层布线，CLK对内士5mil等长；
  • 与其它信号的边缘间距要大于25mil；
  • 时钟线与DQS的无等长要求。
    4 `7 K- ^0 j+ U1 W  d8 I1 J

" r1 R- O. a4 k% E

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
Quiescent_521

该用户从未签到
2#
发表于 2024-3-13 19:03 | 只看该作者
时钟驱动器应布局在PCB的中心位置，而非电路板的外围，并且布局应尽量靠近，走线要圆滑、短，避免直角和T形走线。布线宽度可选4~8mil，过窄的布线可能导致高频信号衰减并降低信号之间的电容性耦合。

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-12 13:54 , Processed in 0.125000 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表