|
|
给大家看一下cpu的ddr2 时序要求：
+ c. W" @! u C4 ESignal Group Absolute Minimum Length Absolute Maximum Length/ v$ R- k1 F- Q' `, G
Control to Clock Clock – 600 ps Clock + 600 ps
?, ]) `4 l2 B8 UCommand to Clock Clock – 600 ps Clock + 600 ps
: W7 P& J, M" D2 D6 w1 A/ ]. UData to Strobe Strobe – 250 ps Strobe + 250 ps
2 v( r6 {1 X9 l8 PStrobe to Clock Clock – 475 ps Clock + 875 ps/ r. E* O0 I4 y N$ o3 f" `
5 Q3 z- L" q: m6 o- H6 ]2 _0 h
这个是cpu的Hardware Design Guidelines上面说的，我的布线满足以上要求，6 e9 `( P) w' c; n9 z
但是我没有micron的ddr2硬件设计要求，有个文档但是上面讲的是DIMM的布线，要求相当严格，
: S& t( P/ r1 N: M有哪位兄弟有micron的颗粒设计文档请发给我，小弟万分感激！！！
1 K; f9 ~! `* w+ m) D我的e mail：guyun236@126.com
" e0 n- U. l, }+ E+ q/ {# E
+ o; p* W9 D, S% o( E9 u还有请兄弟们帮我评审一下板子呀，能不能通呀，我心的确实没底！！！ |
|
/1 
发表于 2008-6-10 19:12
收藏
淘帖
支持！
反对！
楼主