|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1 x" v! ^' X9 D: W! \; d/ B
摘妻:本文介绍了一种C8051F隶列单片机实现低功耗的系统设计方法,主要从以下三个方面进行了用述:降低展统时钟频率、降9 e- O H( S, s" @
低电源电压和合理选择电源管理方式。该设计方法尤其在便携式和手持式系统中有着广阔的应用前景。
+ Q/ u! P( o$ e关键词:单片机低功耗时钟频率晶体振荡器
6 X' |( p: J# G" |" L1 V. s! y" q& @7 Q3 V! I/ @% w
3 u! y0 {. M- J2 p
很多应用系统对功耗有严格的要求，! ]% t6 w' _2 ]# Q% X0 U X' J
尤其在便携式和手持式系统中。- -般来说% V Y/ Z2 o! t& u) T5 O
CMOS数字逻辑器件的功耗受供电电压和+ Q3 S* v4 }& h6 V# V
系统时钟( SYSCL K )频率的影响。可以通; i4 N6 j" ~* ?/ t% l3 i' N
过调整这些参数来降低功耗，设计者也很
9 O! x! r6 q! _" z容易控制这些参数。下面我们讨论这些参" m/ N$ ~- v* u0 M
数及他们对功率消耗的影响。
a, t( s; t, J
4 k0 m7 W! q0 Z; h1 P1 降低系统时钟频率$ w( A* y3 G7 U! {: y7 t1 G K1 x
在CMOS数字逻辑器件中,功耗与系统- K! E& N8 @/ ~$ P% D* ?
时钟(SYSCLK)频率成正比:功耗=CV2f。
7 ?/ X% i1 d: U# b( J3 {其中: C是CMOS的负载电容; V是电$ A f3 }* }, E
源电压; f是SYSCLK的频率。' J% ?' q3 y% i" i/ s
C8051F的系统时钟可以来自内部振荡! Q! W1 {( v* M' e" z3 V* d2 W/ f0 F
器或外部时钟源。外部源可以是一个! ^( C: r# {. t1 [, G( t
CMOS时钟. RC电路、电容或晶体振荡器。
P* x C+ V) t2 t9 P/ D内部振荡器可提供4种时钟频率: 2MHz,. {* t4 h( ?- K4 s. g6 a* \9 U9 q
4MHz, 8MHz, 16MHz。可以通过使用外部
% c: I3 u! c1 k/ t% `振荡器得到其他频率。为了节省功耗，设. F7 K& K9 m- O2 h# N9 v
计者必须知道给定应用所需要的最高
4 A# u% Q2 r3 A1 T: c& zSYSCLK频率和精度。一个设计可能需要' h1 m1 K3 j6 i4 c O$ @5 }
一个在器件全部工作时间内保持不变的! e$ Z- }' ]! i& {0 Z# ^
SYSCLK频率。在这种情况下，设计者将
6 \+ w8 |& `# e选择满足要求的最低频率，采用消耗最低$ J# {0 d6 ^% Q6 d( j2 n
功率的振荡器配置。典型的应用包括串行" s: X$ r) Q8 l) e4 C% c
通信和必须用ADC完成的周期性采样。2 W! O; E! V. X) c; J
& v) N- U. j, O" w0 {9 C
' P2 m' l, D+ w+ ^- [* x
4 ?7 c" b: L: b$ Z! H" q" F
% V0 M7 i1 D3 E$ o |
|
/1 
发表于 2020-3-12 13:24
收藏
淘帖
支持！
反对！