找回密码
 注册
关于网站域名变更的通知

DDR3差分线,出现下列问题

查看数: 967 | 评论数: 4 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2013-12-18 15:18

正文摘要:

现在在布DM8168 的DDR3的CK  差分线,遇到这个问题,请大神们解决一下,谢谢了啊

回复

jacksaon 发表于 2013-12-18 16:35
whylove0707 发表于 2013-12-18 16:156 b" d1 `9 W& k( @$ G% u4 y
焊盘之间间距太小 不能同时容下两根线,建议按shift+z分开走线,之后调整,或去背面走线

; ?. t/ s3 D  \% M+ k/ F, E+ G那走的是DDR3 的CLK信号,布线的宽度和间隙是多少呢?这个有没有相关的文档的啊?。。。。还有分开走线,多少距离?
jacksaon 发表于 2013-12-18 16:34
那走的是DDR3 的CLK信号,布线的宽度和间隙是多少呢?这个有没有相关的文档的啊
whylove0707 发表于 2013-12-18 16:15
焊盘之间间距太小 不能同时容下两根线,建议按shift+z分开走线,之后调整,或去背面走线
jacksaon 发表于 2013-12-18 15:19
不能布差分线
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-13 02:32 , Processed in 0.140625 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表