EDA365电子论坛网

标题: BGA CHIP PLACEMENT AND ROUTING RULE [打印本页]
作者: hlj168    时间: 2012-10-18 14:43
标题: BGA CHIP PLACEMENT AND ROUTING RULE
本帖最后由 hlj168 于 2012-10-19 10:05 编辑 1 b/ X' z9 C9 D# ]' D) P
1 g, o& u* P4 P# p
BGA是PCB 上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、
; H. T% c! Z! P# ~& `' E8 lAGP CHIP、CARD BUS CHIP…等，大多是以bga 的型式包装，简言之，80﹪的
  s9 D% w9 r4 z% ^& s% ]. Z& w高频信号及特殊信号将会由这类型的package 内拉出。因此，如何处理BGA' y- F0 M3 T2 D4 H, w9 W
package 的走线，对重要信号会有很大的影响。
( I1 ]0 p( b# A- N9 M+ l通常环绕在BGA 附近的小零件，依重要性为优先级可分为几类：% A+ [+ D$ G. ?" `1 A/ |
1. by pass
% ~% l6 K2 t5 h( D4 d3 [9 C% t2. clock 终端RC 电路。
1 L7 n& l  N/ q1 |( J/ W4 x; y3. damping（以串接电阻、排组型式出现；例如memory BUS 信号）+ g( e  D% R9 p
4. EMI RC 电路（以dampin、C、pull height 型式出现；例如USB 信3 F+ u6 E) s( E2 R
号）。
3 u# S4 m4 v8 C+ H; K5. 其它特殊电路（依不同的CHIP 所加的特殊电路；例如CPU 的感
- T7 m6 R& I* U8 o温电路）。
9 \5 F& [1 `* l1 a# m6. 40mil 以下小电源电路组（以C、L、R 等型式出现；此种电路常出1 v8 z* l, g( c2 c& d
现在AGP CHIP or 含AGP 功能之CHIP 附近，透过R、L 分隔出不
( U. L. j2 v7 A0 n! k8 D- F同的电源组）。
, H# a" U; K- Z- J$ P+ G- Z5 e7 @7. pull low R、C。
7 d- I- c1 ^4 q8. 一般小电路组（以R、C、Q、U 等型式出现；无走线要求）。* E% J" e( }. Z9 C0 _
9. pull height R、RP。' W9 J3 a. E7 o8 Z/ V
1-6 项的电路通常是placement 的重点，会排的尽量靠近BGA，是需要特别0 @2 y  C" O: h8 I
处理的。第7 项电路的重要性次之，但也会排的比较靠近BGA。8、9 项为一般
$ ]( m- o8 f- h, l& G; ]性的电路，是属于接上既可的信号。& a( H, J+ O; @- t* W3 O
相对于上述BGA 附近的小零件重要性的优先级来说，在ROUTING 上的需
1 ^; o" c$ f  c4 n1 L2 x求如下：
% s  e, t: _& d3 B- G' j1. by pass => 与CHIP 同一面时，直接由CHIP5 i8 Y* o' k) C& h. i
pin 接至by pass，再由by pass 拉出打via 接plane；与CHIP 不同
. c4 _0 g! P& d: f" q7 A& }" D& M面时，可与BGA 的VCC、GND pin 共享同一个via，线长请勿超8 @# D* a8 C# k" U% ?  X
越100mil。
7 a# r) U% @) `. I3 T2. clock 终端RC 电路 => 有线宽、线距、线长或包GND 等
% c' \' h0 {3 j, p需求；走线尽量短，平顺，尽量不跨越VCC 分隔线。/ z+ ^# k; B* H" u' G/ A
3. damping => 有线宽、线距、线长及分组走线等. S* z+ P" [; d, Y
需求；走线尽量短，平顺，一组一组走线，不可参杂其它信号。! `( O; T" @/ Y6 k
4. EMI RC 电路 => 有线宽、线距、并行走线、包GND
/ @$ O/ V0 L  J/ m8 W! o等需求；依客户要求完成。
6 O  H9 \+ i; r/ t: T; H5. 其它特殊电路 => 有线宽、包GND 或走线净空等需
5 v& O0 S  }) g6 s. ?求；依客户要求完成。0 w5 K( ?1 R' j
6. 40mil 以下小电源电路组 => 有线宽等需求；尽量以表面层完成，将内层空间完整保留给信号线使用，并尽量避免电源信号在/ V7 [, o" J$ {. U* @. Z
BGA 区上下穿层，造成不必要的干扰。
# z7 ^: @( w0 p4 h7 a1 A7. pull low R、C => 无特殊要求；走线平顺。- |2 B/ M# c* h4 g
8. 一般小电路组 => 无特殊要求；走线平顺。  ?' X" S( F8 _) |5 `( P  q4 ?
9. pull height R、RP => 无特殊要求；走线平顺
8 I* O8 u/ V9 O1 x0 O2 k为了更清楚的说明BGA 零件走线的处理，将以一系列图标说明如下：
, _3 V7 N% x. i
) B2 i- v) Z* C4 M3 uA. 将BGA 由中心以十字划分，VIA 分别朝左上、左下、右上、右下方向
. p! i) z" ^/ H6 u) X打；十字可因走线需要做不对称调整。
: B! P# r( r  E) g" E1 KB. clock 信号有线宽、线距要求，当其R、C 电路与CHIP 同一面时请尽量8 m. r: R- |, E. x
以上图方式处理。
/ e; V" H9 P4 `! r5 L/ @C. USB 信号在R、C 两端请完全并行走线。
+ w! n5 J- f1 \, h% Y/ G5 L2 L4 y, SD. by pass 尽量由CHIP pin 接至by pass 再进入plane。无法接到的by pass
( q3 z$ Q3 ]( K请就近下plane。
* f1 h$ o- i5 e6 S  XE. BGA 组件的信号，外三圈往外拉，并保持原设定线宽、线距；VIA 可& y2 W- s7 H# E0 ]: r' M3 o7 t
在零件实体及3MM placement 禁置区间调整走线顺序，如果走线没有层- C  Z4 M+ W) K0 }; ]
面要求，则可以延长而不做限制。内圈往内拉或VIA 打在PIN 与PIN 正+ C. B6 X, \, {
中间。另外，BGA 的四个角落请尽量以表面层拉出，以减少角落的VIA/ l$ h; t& Y3 z& W: w
数。
% U% w+ @  Z9 xF. BGA 组件的信号，尽量以辐射型态向外拉出；避免在内部回转。
% I& C$ t0 U  t: d- c; T7 r4 | + w2 |# a% l* c3 r
F_2 为BGA 背面by pass 的放置及走线处理。
2 s/ l8 F3 l$ GBy pass 尽量靠近电源pin。
1 ?5 Z% B- Q3 M8 K' R+ I& n% g / x; H! G+ S8 d7 P1 p+ H
F_3 为BGA 区的VIA 在VCC 层所造成的状况
5 a% d. J# L$ v% dTHERMAL VCC 信号在VCC 层的导通状态。$ v0 a4 [. i" X. p( y% n* x
ANTI GND信号在VCC 层的隔开状态。/ A2 D. P, i/ ^$ r! l4 @5 k/ T' ^
因BGA 的信号有规则性的引线、打VIA，使得电源的导通较充足。
2 S, p$ t$ R0 }* u- T3 b0 b 1 ?* n( N7 [! D4 g" U/ q
F_4 为BGA 区的VIA 在GND 层所造成的状况
2 R% M2 e5 a: F* {0 `THERMAL GND 信号在GND 层的导通状态。5 R, N" f6 J8 R% `1 O
ANTI VCC信号在GND 层的隔开状态。2 }. t1 A7 G6 Q- a
因BGA 的信号有规则性的引线、打VIA，使得接地的导通较充足。: ?4 c$ L  B# t) u0 c" s
4 d; j4 z7 i# F; I4 r6 g
F_5 为BGA 区的Placement 及走线建议图- S& i: M, v9 i8 M
! K3 \5 P6 X/ G6 E# }; t$ N/ w. d
以上所做的BGA 走线建议，其作用在于：
% I' p* Q: y6 e0 ~1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层
4 i2 C$ [; x  u皆可以所要求的线宽、线距完成。! T! w. e, R; M( S* I0 C
2. BGA 内部的VCC、GND 会因此而有较佳的导通性。
6 D% ?) I6 K. M) H: f; R  r1 \# @3. BGA 中心的十字划分线可用于；当BGA 内部电源一种以上且不易
0 {& k- q3 h% g) x% k% U4 O于VCC 层切割时，可于走线层处理（40~80MIL），至电源供应端。5 T2 P' O* s. Z
或BGA 本身的CLOCK、或其它有较大线宽、线距信号顺向走线。6 `/ H1 `+ Z" Y; Z/ A. Q
4. 良好的BGA走线及placement，可使BGA自身信号的干扰降至最低。
作者: tjukb    时间: 2012-10-18 21:47
顶！貌似见过的文章。
作者: hlj168    时间: 2012-10-19 09:54
路过，请顶顶！！！！
作者: 传说影I    时间: 2012-10-19 18:15
好贴顶起
作者: xiaoyangren    时间: 2013-10-16 08:45
走过路过，没有错过。
作者: Jessica2014    时间: 2014-10-13 16:19
很给力！



欢迎光临 EDA365电子论坛网 (https://eda365.com/) Powered by Discuz! X3.2