找回密码
 注册
关于网站域名变更的通知

关于我对DDR2走线规则的理解,欢迎高手指点。

查看数: 2014 | 评论数: 12 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2012-8-14 21:08

正文摘要:

我自己整理了一下,做了个文档。大家拿去看看哈,不对的地方望指点。谢谢!

回复

xiaoyangren 发表于 2013-9-6 15:07
同组之间的误差是不是要去的有点小呀?10-20mil,那绕线狠麻烦啊。绕的狠累人。
xuxu5586 发表于 2013-9-3 16:50
ALLEGRO的多线同时走的确方更,听说PADS的最新版本也有这个能力。
chenlinfeng88 发表于 2012-8-26 22:06
NIWO99 发表于 2012-8-25 15:44 2 N4 _  S4 _- @! l' S/ X( v
比ALLEGRO还简单,只是你要会用ROUTER。

/ B) O/ y" d9 |& f$ ?但是使用PADS Router画完使用什么进行仿真?
NIWO99 发表于 2012-8-25 15:46
jekyllcao 发表于 2012-8-19 16:30 5 Y! z6 E3 ?$ H: s( `
DDR2最多能Support 8根DIMM,最外面那根线长估计是不够。相互之间的时序绑定是可以的。

, I9 m' }8 M3 LALLEGRO的多线同时走的确方更,听说PADS的最新版本也有这个能力。
NIWO99 发表于 2012-8-25 15:44
chenlinfeng88 发表于 2012-8-19 10:09 6 k. y! y2 d% i& K
楼主,你使用的是什么软件作图?PADS Layout进行DDR设计是不是很大困难?
, `, @/ t+ O: R( H3 F* X
比ALLEGRO还简单,只是你要会用ROUTER。
tianjing 发表于 2012-8-21 17:37
我要学习
jekyllcao 发表于 2012-8-19 16:30
DDR2最多能Support 8根DIMM,最外面那根线长估计是不够。相互之间的时序绑定是可以的。
chenlinfeng88 发表于 2012-8-19 10:09
楼主,你使用的是什么软件作图?PADS Layout进行DDR设计是不是很大困难?
NIWO99 发表于 2012-8-15 21:28
carolyn8507 发表于 2012-8-15 15:07
" @9 R0 w. W" N! ]: @% s# \线宽都是5mil?不应该通过阻抗计算得出吗?
$ Z/ @" V9 s" j" |$ c, }
其实线宽是可变的,一般4到6MIL之内,可根据板厂实际生产能力算出。主要是帮我看看线间距和等长要求是否正确,差分对里面是否包括UDM,LDM?我看有些资料上没有要求UDM,LDM走差分?我也不知道这两根线是用来做什么的?
NIWO99 发表于 2012-8-15 21:20
本帖最后由 NIWO99 于 2012-8-15 21:29 编辑
& @0 H7 L, A& p1 J( b# Y) k+ [
rose_333 发表于 2012-8-15 14:10 - w- D$ P4 A1 ^
误差作的是可以的,只是线长长一倍,我们都是做1200mil的。

9 E) e7 u+ S$ ~- Z6 x5 C5 ]1 g" z% w1 P5 \* r
我的意思是说,最长时不能超过2500MIL.
carolyn8507 发表于 2012-8-15 15:07
线宽都是5mil?不应该通过阻抗计算得出吗?
rose_333 发表于 2012-8-15 14:10
误差作的是可以的,只是线长长一倍,我们都是做1200mil的。
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-13 17:14 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表