本站微信 收藏本站 设为首页
 找回密码
 注册
EDA365电子论坛网»电子社区 › 研发技术版块 › 信号完整性SI/PI仿真 › DDR4时钟波形问题

DDR4时钟波形问题

查看数: 2793 | 评论数: 17 | 收藏 0
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
七彩雨
发布时间: 2023-10-13 16:46

正文摘要:

DDR4仿真，共4片DDR4，时钟在第四片尾端端接，第三片DDR的时钟波形有点奇怪，如下图所示，请教大家是什么原因呢? / |1 O" k% Z* q! y. U0 J4 A9 u9 u( E, Y3 n 6 V: n) L6 v6 J/ R% C- T

回复

aarom 发表于 2023-10-19 00:18
提示: 作者被禁止或删除 内容自动屏蔽
aarom 发表于 2023-10-19 18:26
提示: 作者被禁止或删除 内容自动屏蔽
七彩雨 发表于 2023-10-19 14:59
由此可见是端接电阻的阻值错了？
七彩雨 发表于 2023-10-19 14:19
端接电阻的位置要改吗？
aarom 发表于 2023-10-17 22:37
提示: 作者被禁止或删除 内容自动屏蔽
七彩雨 发表于 2023-10-17 14:51
6940 发表于 2023-10-17 13:17
7 u& E# ~5 ~6 K& z; |2 W电阻造成的
) U/ t* V" p2 h: G: C
能具体说说吗？
# S) m9 w/ H, U, U/ I# Z) u
6940 发表于 2023-10-17 13:17
电阻造成的1 A; g8 V- i: w6 T' B5 u
七彩雨 发表于 2023-10-17 11:00
aarom 发表于 2023-10-16 17:57
7 }7 Y; z$ D. u1 i3 L終端電阻位置正確嗎??
$ T1 u' T  b( g3 Y0 ~4 S' p
信号线尾端端接
aarom 发表于 2023-10-16 17:57
提示: 作者被禁止或删除 内容自动屏蔽
七彩雨 发表于 2023-10-16 10:33
ldd2023 发表于 2023-10-16 10:27# [& P7 x5 _2 u" R4 y) [% V3 ?
前面两片呢？
" X: b  z  R3 G; }
前面2片，最后一片都正常" ]4 F9 w% |3 k6 S
ldd2023 发表于 2023-10-16 10:27
前面两片呢？
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2026-5-7 19:31 , Processed in 0.234375 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表