candence不能导出网表以及allegro不能关联原理图的问题

查看数: 3408 | 评论数: 7 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2016-7-28 15:17

本帖最后由逍遥剑客于 2016-7-28 15:27 编辑 ! a0 o9 l8 g5 p . H+ H8 X+ |9 r刚学candence，遇到问题，请大家不吝赐教。我用的是16.6，文件也不在中文路径 ' P6 P" C0 n% W$ L1.新建个原理图，导出网表，报 ...

仁爱 发表于 2016-8-1 15:58

我看了一下，你导不出网表至少有一点是错的，那就是你有些器件没有填写封装名“footprint"

why_not 发表于 2016-7-29 08:44

首先先解决网表导入前的DRC问题，先把网表导入成功后已经就可以关联了！

980155498cai 发表于 2016-7-28 21:02

逍遥剑客发表于 2016-7-28 19:21# v ]& q7 g' Y3 J1 @- V" `
我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重 ...

如果关联不上就倒一下就好了

逍遥剑客 发表于 2016-7-28 19:21

980155498cai 发表于 2016-7-28 17:054 l0 p: Z+ u8 c3 T, ~: O
网标都没有生成你怎么关联呢？？？？

我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重新导一次网表么？

如果关联不上就倒一下就好了详情回复发表于 2016-7-28 21:02

980155498cai 发表于 2016-7-28 17:05

网标都没有生成你怎么关联呢？？？？

我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重新导一次网表么？详情回复发表于 2016-7-28 19:21

逍遥剑客 发表于 2016-7-28 15:46

nat 发表于 2016-7-28 15:29% O9 {6 B+ e4 d9 k, K+ V) }
1.从图片看出是网络表生成失败，原因有很多，具体见allegro文件夹中的log文件，从图中可以看出，电阻的封装 ...

我感觉要是第一步解决了，第二步应该也就没问题了，这种问题说不清，我还是找个人实际过来看看。谢谢

nat 发表于 2016-7-28 15:29

1.从图片看出是网络表生成失败，原因有很多，具体见allegro文件夹中的log文件，从图中可以看出，电阻的封装有问题。
2.关联是要导入网络表成功之后才行，而且也不用右键，原理这边选择元件allegro那边就会高亮。

我感觉要是第一步解决了，第二步应该也就没问题了，这种问题说不清，我还是找个人实际过来看看。谢谢详情回复发表于 2016-7-28 15:46

帐号		自动登录	找回密码
密码			注册

回复