any_014 发表于 2015-9-12 11:22 很多飞线是无法避免的,除非你把两个原理图的网络都改成没有重复网络名的,这不现实;4 Y. M3 H _- P0 u ) f' h) w& C- y( b& s; @; l0 a 一般你在复制之前,可以在各自的PCB检查DRC错,确认无错后在复制。4 T/ V* w5 Y7 [ 建议你把复制改为剪切,这样你可以确保是不是所有东西都被你复制了,剪切完源文件不要保存就可以了。 敷铜没复制过来这个问题,你试试复制的时候,对于重新铺铜的提示选择“否” |
any_014 发表于 2015-9-11 17:35 你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了??添加进去就可以了。 |
合并不是那么好做的,不过也还是有办法的,三言两语说不清楚。 |
2723498933 发表于 2015-9-12 08:35; Z! F! Z: W {% a8 x 谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗?- L4 C% G: Y7 e7 | 今天试了层次化原理图设计,复制成功了,但敷铜没复制过来。! B% a! l# ~0 d i+ {1 \7 l |
any_014 发表于 2015-9-11 16:22, c$ h' v* W3 U$ b, f& U 特殊粘贴!可以实现位号重复! |
himonika 发表于 2015-9-11 16:01 另画了个简单的工程测试了下。+ M3 C! s* B. E! B7 K7 u, l5 P 画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及相应元件,摆放好一个后,可以copy room formats,另外的room就变成了同样的摆放及连线。 . j( `" i0 v8 C, b: L | 但,回到原理图后,改成复用5次,更新PCB后又出了2个ROM及相应元件,但再次copy room formats后,却提示:“the source and destination rooms are members of different channel chasses” |
本帖最后由 any_014 于 2015-9-11 16:43 编辑 " C8 J& ?! x1 Z3 S$ z 试着放置sheet symbol,然后将其对应原来的原理图sheet2,又设置其属性为repeat(sheet2,1,2)0 o+ r* b2 E- E 结果出了两个room,分别为:sheet21和sheet22,但原Pcb上的所有元件都被移除了。# U0 @2 g5 N2 F, o# C6 p \" Y/ ?. F0 O0 W9 I4 } 3 E/ T, X" o5 s0 v8 c2 [ 我是按附件中的说明操作的。+ }3 t, W, S1 p+ { ![]() $ b0 h4 C, i" H |
谢谢回复。6 D8 l0 A& O; B1 t/ K: G 粘贴时允许位号重复,这个选项在哪里找呢? 或者,粘帖的时候,能否元件标号自动重新分配? |
最好的办法是两个工程的原理图能对应上,元件编号不冲突,然后把两个PCB复制到一个PCB里,对应两个原理图。 |
1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号重复,保持网络这两个选项;, u. L6 y1 i: v) r 2. 普通合并:将原理图都放在同一个项目下,然后要新建一个顶层图,并放置sheet symbol,即使这两个板子上相互独立的,然后按照方法一新建PCB并进行合并; ~+ a8 z3 J: H/ ?* R e 特别要注意,新建的pcb的环境要跟你已完成的PCB的环境是一样的,比如规则,叠层。1 V& R6 M* l0 K, ^. } - L& T0 Z [" ` R# v8 I& U3 J 如果层数或者厚度要求不一样,那还是放弃吧。 |
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-7-10 15:20 , Processed in 0.140625 second(s), 30 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050