EDA365电子论坛网

标题: 50欧姆的阻抗线误差过大? [打印本页]
作者: 407449801    时间: 2012-6-22 21:32
标题: 50欧姆的阻抗线误差过大?
50欧姆的阻抗线误差过大对板子影响大不大?
- _' b" f3 M2 G4 i; n+ F, ~% M9 |  ^4 ~要设计一个板子跑1G的主频,板子上的DDR3有些单端信号要做50欧姆阻抗线,原设计是误差+/-10%,但线路板厂说只能做到55欧姆误差+/-10%,请教各位大人,不知这样对板子的性能影响大不大?
作者: liuyian2011    时间: 2012-6-23 00:22
可通过调整介质厚度或阻抗线宽来达到50欧姆的阻抗要求的.
作者: 407449801    时间: 2012-6-23 19:06
liuyian2011 发表于 2012-6-23 00:22
8 ?2 w& U* L1 N  ^' {可通过调整介质厚度或阻抗线宽来达到50欧姆的阻抗要求的.

5 @! n$ {8 x4 j6 s3 A1 x这位兄台答非所问,我问的是阻抗线误差过大对电路的影响,我也知道调整介质厚度或阻抗线宽可以改变走线的阻抗.有没懂的人,麻烦给个答案.
作者: rx_78gp02a    时间: 2012-6-25 11:17
407449801 发表于 2012-6-23 19:06 3 V- O0 F5 k; C$ n, F% V
这位兄台答非所问,我问的是阻抗线误差过大对电路的影响,我也知道调整介质厚度或阻抗线宽可以改变走线的阻 ...

" j. l4 `/ R, y  l; s* F' D* Z' Sddr3的阻抗可以适当的放宽，在40欧姆~60欧姆之间都是可以的！
作者: 407449801    时间: 2012-6-26 18:55
rx_78gp02a 发表于 2012-6-25 11:17 ' o, |5 d9 U4 z" A3 ]$ |
ddr3的阻抗可以适当的放宽，在40欧姆~60欧姆之间都是可以的！

4 M  j" s$ T8 q1 w了解,多谢



欢迎光临 EDA365电子论坛网 (https://eda365.com/) Powered by Discuz! X3.2