EDA365电子论坛网
标题:
allegro 怎样让FPGA的PCB的效率高起来？
[打印本页]
作者:
endysmie
时间:
2012-3-2 23:42
标题:
allegro 怎样让FPGA的PCB的效率高起来？
从去年九月份开始用Cadence，到现在画了几个板子，习惯了以前的designer,在pcb中的随意性，想怎么改网标就怎么改
9 O. z2 d' f: R7 S4 J+ ]: f
而allegro中就有点那么的费力了，特别是在做FPGA的时候，特别麻烦和费时。。。。。也试过在在库中添加属性，在allegro中用SPIN的功能。。。。。但是还是很麻烦
/ L7 g/ z! b4 ^% _8 d* N" ^+ ?% {. ?
刚在论坛上看到有达人介绍了一种FPGA System Planner(FSP)的，但是是16.5版本的
4 _3 C5 e- Q3 L- T6 x3 w! ^
大家有么有用的是16.3 能比较很好的解决这个问题的？
5 @- b; c9 O3 p! B! x& c$ {
欢迎光临 EDA365电子论坛网 (https://eda365.com/)
Powered by Discuz! X3.2