EDA365电子论坛网
标题:
allegro 怎样让FPGA的PCB的效率高起来?
[打印本页]
作者:
endysmie
时间:
2012-3-2 23:42
标题:
allegro 怎样让FPGA的PCB的效率高起来?
从去年九月份开始用Cadence,到现在画了几个板子,习惯了以前的designer,在pcb中的随意性,想怎么改网标就怎么改
0 \7 a) U2 i7 P1 S+ K0 q4 ]0 z
而allegro中就有点那么的费力了,特别是在做FPGA的时候,特别麻烦和费时。。。。。也试过在在库中添加属性,在allegro中用SPIN的功能。。。。。但是还是很麻烦
4 h- G3 T- `$ c |
刚在论坛上看到有达人介绍了一种FPGA System Planner(FSP)的,但是是16.5版本的
2 n& d0 G+ u3 p( @
大家有么有用的是16.3 能比较很好的解决这个问题的?
' e% h! d4 e+ z7 J. ^3 W
欢迎光临 EDA365电子论坛网 (https://eda365.com/)
Powered by Discuz! X3.2