EDA365电子论坛网

标题: [Cadence Sigrity] 钩选终端电阻后怎么分组 [打印本页]
作者: lookzoo8    时间: 2022-6-23 14:11
标题: [Cadence Sigrity] 钩选终端电阻后怎么分组
POWER SI -ERC-Trace Imp/Cpl/Ref Check 彷真DDR未端地址信号接了电阻。设置发与收电阻钩图1 ，下一步出现，每个信号都要对应所有信号。只截图A0 与 A1。如果要分组，是否随便选择网络，只要不重复就行。图2[attach]348270[/attach]
! j/ x6 Z: i2 U* D) n! }
作者: 521li    时间: 2022-6-23 17:20
Cadence仿真我也正在学习
作者: 爱xingxing    时间: 2022-6-24 14:40
521li 发表于 2022-6-23 17:20
! q& c; D$ B) ?. ^0 ^# ?# NCadence仿真我也正在学习
; ~! }* d1 ^2 t
我也是，感觉有点难入门，有没有比较好的教程资料分享一下？
2 I+ k, q% Q- y" ?9 Q, S
作者: lookzoo8    时间: 2022-6-28 17:14
爱xingxing 发表于 2022-6-24 14:40( U0 z, M: e2 Z1 @
我也是，感觉有点难入门，有没有比较好的教程资料分享一下？

! _. }. n$ \. X8 u: N; E8 h9 z我们要报砖学习。单打不行
9 K0 P, D* B0 k4 q& O3 Z
作者: 爱xingxing    时间: 2022-6-29 18:09
lookzoo8 发表于 2022-6-28 17:14$ h! W7 j3 T2 i! R  K
我们要报砖学习。单打不行

2 ]9 t. A. r- q2 x: K好啊，组队



欢迎光临 EDA365电子论坛网 (https://eda365.com/) Powered by Discuz! X3.2