EDA365电子论坛网

标题: 请问下内层怎么用啊? [打印本页]
作者: lslsh    时间: 2008-6-18 15:36
标题: 请问下内层怎么用啊?
我在试着用内层,加了VCC层和GND层,
# j! d1 Z- R/ H0 L, `1.我先添加了这两层设置是COPPER--->PLANE--->NEGATIVE,
0 E( g( b: c2 E" X9 ]( ~2.然后点ADD LINE,选ANTI ETCH,进行分割,7 C( e' m( e) F
3.然后EDIT--->SPLIT PLANE--->CREAT,选层选网络.
# S( l; ?" k5 r, r% {6 w, i这样的步骤出来后发现怎么铺皮都是整块的,与GND连的PIN也没有像做PAD的THERMAL RELIEF时做的FLASH ,不是GND的PIN也没有做PAD时ANTI PAD空一圈,怎么回事啊   
作者: deargds    时间: 2008-6-18 15:47
首先确认PIN有加Thermal pad,  另外勾上Drawing Options  ->  Thermal Pads 看下。' O2 n7 c. V% B
作者: lslsh    时间: 2008-6-18 16:35
谢谢了,是那个没设置,现在这个问题解决了,可是又出现个新问题,如图,我左边这部分设置的是VCC,上面的小圆孔是过孔,有+字的是VCC,我过孔上设置是THERMAL RELIEF 比REGULAR大6个MIL的圆,ANTI PAD也是,可是怎么会出现这样的连接呢,还有过孔有ANTI PAD,怎么左边那么多其它非VCC的孔没有隔离开呢?
作者: lslsh    时间: 2008-6-18 16:44
咋没人看了,马上要下班了,希望明天有人帮看看
作者: madin    时间: 2008-6-18 16:50
你左面的铜皮赋VCC属性了么？
作者: Mystery    时间: 2008-6-18 16:57
这样显视是正常的，因为是负片是不用避开的焊盘自带有隔离盘的．
作者: lslsh    时间: 2008-6-18 16:59
有啊,我就是用EDIT--->SPLIT PLANE--->CREAT那里设置的,点!号也能显示铜皮是VCC的,可能是VIA不对,可是又不知道为什么不对,ANTI PAD至少应该能使非VCC过孔与铺皮隔离吧?
作者: lslsh    时间: 2008-6-18 17:07
在GND的内层的话,连接上隔离PAD起作用了,非GND的会隔离开,只是GND的PAD还是那样的,显示个+字,如下图8 H+ }3 `* j' ^+ B& \5 u# ~
作者: kxx27    时间: 2008-6-18 17:12
提示: 作者被禁止或删除 内容自动屏蔽
作者: lslsh    时间: 2008-6-19 09:46
GND层显示都是对了,因为它是一完整的地,出问题的是VCC层,这个进行了SPLIT PLANE,在内部的VCC铺皮里面的非VCC过孔不对,全和铜连上了,像这样 ,我设置的都是动态铜,当我用SHAPE SELECT去改动一下VCC铜皮的形状时,VCC铜皮里的GND倒是又露出来了,如图 但是,看左边那一个孔是其它的网络的,还是全铜,就是这种问题
作者: lslsh    时间: 2008-6-19 09:51
我刚刚又试了,把那个VCC层网络改成GND网络,这时铜皮与GND的PIN连上,其它的都可以隔离,是不是VCC不对啊,& @3 w* V2 y% ~& L$ ]
作者: lslsh    时间: 2008-6-19 10:03
怎么没人看啊,还有这是规则设置,不知道怎么搞的,多出两个VCC,和一个GND规则,本来我只是设置各一个,出现这么多,是不是这里出问题了,导致铺VCC时会出现上面的问题
作者: kxx27    时间: 2008-6-19 10:26
提示: 作者被禁止或删除 内容自动屏蔽
作者: lslsh    时间: 2008-6-19 10:36
还在在学习,加上两层内层
1 v% Q) l6 q/ n/ p DAC_PORT.rar (52.65 KB, 下载次数: 12)
作者: kxx27    时间: 2008-6-19 10:48
提示: 作者被禁止或删除 内容自动屏蔽
作者: deargds    时间: 2008-6-19 10:50
原帖由 lslsh 于 2008-6-19 10:03 发表
+ D+ Y4 R- ?3 ^怎么没人看啊,还有这是规则设置,不知道怎么搞的,多出两个VCC,和一个GND规则,本来我只是设置各一个,出现这么多,是不是这里出问题了,导致铺VCC时会出现上面的问题8204
2 D& K* d9 X. ?- U0 b0 Y, v
建议先看下有关约束设置的资料。 不是规则多出来了， 是你定义了多个Cnstraint区域。
作者: lslsh    时间: 2008-6-19 10:54
你看下内部那片电源的铜皮,里面有非电源PIN也与铜皮直接接上了
作者: Mystery    时间: 2008-6-19 11:02
在这个图中只有方框里那种连接才是跟铜连在一起，椭圆框里的那种不是连接在一起的这只是负片的显视方式，因为我们建ＶＩＡ时就已经给它建了隔离盘，即使现在看是都连在一起了，但出ＧＥＲＢＥＲ后隔离盘会将ＶＩＡ跟铜隔离的．
作者: kxx27    时间: 2008-6-19 11:05
提示: 作者被禁止或删除 内容自动屏蔽
作者: lslsh    时间: 2008-6-19 12:10
生成GERBER了,看确实是好的,只是还有一点不解,如果说这只是负片的显视方式的话,不管铜皮是什么网络,对于同样的VIA显视的应该是一样的吗?看下图中红圈那边网络是GND,那边的非VIA网络就看到了隔离的圈,而黄圈所在的铜皮是VCC,它里面的非VCC网络就是 Mystery 所说的负片显视方式' f% ?% T. j# |* f7 e: U3 z
作者: lslsh    时间: 2008-6-19 12:12
上面写错了,是看下图中红圈那边网络是GND,那边的非GND网络就看到了隔离的圈,
作者: kxx27    时间: 2008-6-19 12:27
提示: 作者被禁止或删除 内容自动屏蔽
作者: lslsh    时间: 2008-6-19 12:34
原帖由 kxx27 于 2008-6-19 12:27 发表
! W5 K# ~0 S0 H  p; P3 D; K那是因为你一块高亮了，一块没有高亮，试把两块都高亮或都不高亮看下．
8 p  Q5 ^& l# S5 w
确实是,呵呵,好了,那没问题了,真是感谢



欢迎光临 EDA365电子论坛网 (https://eda365.com/) Powered by Discuz! X3.2