EDA365电子论坛网

标题: pcb四层面板布线技巧 [打印本页]

作者: we_happiness    时间: 2021-12-23 13:38
标题: pcb四层面板布线技巧
本帖最后由 we_happiness 于 2021-12-23 13:40 编辑 " |1 _: O9 P: s3 v$ y
2 G- B/ c+ b( h
多层板的层设置当初困扰了我好几天,就是没搞懂plane和layer的区别。看别人的多层板也没看懂,以为多层板的中间的地平面和电源平面也是应该像双面板那样敷铜来实现,但是别人的多层板文件里面又没有大块的敷铜。按照别人那样设置了层后,在中间的2层根本没法敷铜,PCB布板书籍上也没有讲到多层板的层设置。后来用plane和layer作为关键词百度了一下才搜到一篇文章,搞明白了pcb的正负片之分。本来想把那篇文章转载过来,但又没找到了。还是自己写写,以便和我一样初次做多层板,有一样困惑的人能够search到。  z, N# O( v$ F; |6 u% u! m
          pcb的制作有正负片之分,正片就是我们平常理解的那样,画线的地方有铜皮,没画线的就没有。负片则是画线的地方没有铜皮,没画线的地方才有铜皮。
6 X+ z+ _7 O; C         双面板的底层和顶层都是正片做的。在多层板里面,对于地平面和电源平面这样大块铜皮的层,一般用负片在制作,负片的数据量小,只需要将整个平面做一定的切割。正片就是layer,负片就是plane。protel的层设置里面就有add layer和add plane两种新建层的命令。在正片可以走线,敷铜,放置过孔和元件等,在负片上只能通过画line来切割平面,切割开的每个部分可以单独设置net,不能在负片上走线、敷铜。当然也可以用正片加敷铜来实现地平面和电源平面,但是无疑负片更适合,数据量更小,pcb工厂也方便加工,添加过孔后也不用rebuild。敷铜的每一个改变都需要rebuild,使得软件运行速度很慢。0 e/ N5 t! ?, M/ D: Q7 V/ Y
乱七八糟的说了这么多,总结起来就一句话,多层板的电源层和地层用plane,信号层用layer。
6 L& P* s5 k$ [( @
          选用四层板不仅是电源和地的问题,高速数字电路对走线的阻抗有要求,二层板不好控制阻抗。33R电阻一般加在驱动器端,也是起阻抗匹配作用的;布线时要先布数据地址线,和需要保证的高速线;
  在高频的时候,PCB板上的走线都要看成传输线。传输线有其特征阻抗,学过传输线理论的都知道,当传输线上某处出现阻抗突变(不匹配)时,信号通过就会发生反射,反射对原信号造成干扰,严重时就会影响电路的正常工作。采用四层板时,通常外层走信号线,中间两层分别为电源和地平面,这样一方面隔离了两个信号层,更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线,它的阻抗比较固定,而且可以计算。对于两层板就比较难以做到这样。这种传输线阻抗主要于走线的宽度、到参考平面的距离、敷铜的厚度以及介电材料的特性有关,有许多现成的公式和程序可供计算。
5 p0 v! F3 H8 t  33R电阻通常串连放在驱动的一端(其实不一定33欧,从几欧到五、六十欧都有,视电路具体情况) ,其作用是与发送器的输出阻抗串连后与走线的阻抗匹配,使反射回来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉),这样接收端的信号就不会受到影响。接收端也可以作匹配,例如采用电阻并联,但在数字系统比较少用,因为比较麻烦,而且很多时候是一发多收,如地址总线,不如源端匹配易做。/ ?1 [. O0 m  U  v* H# a+ z
  这里说的高频,不一定是时钟频率很高的电路,是不是高频不止看频率,更重要是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率,一般取上升时间倒数的一半,比如如果上升时间是1ns,那么它的倒数是1000MHz,也就是说在设计电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间,许多高速IC其驱动器的输出斜率是可调的.
       下就以四层板设计为例,阐述多层板布线时所应该注意的事项
+ T8 A) Z! y7 @) V1 @ 1、 3点以上连线,尽量让线依次通过各点,便于测试,线长尽量短。4 H# n; U! f+ ^
2、 引脚之间尽量不要放线,特别是集成电路引脚之间和周围。
- c9 B1 S, {* N) [& V0 P5 I: C5 N3、 不同层之间的线尽量不要平行,以免形成实际上的电容。
  ?" R6 ?1 q' x5 K3 S; F. D( @% f- N4、 布线尽量是直线,或45度折线,避免产生电磁辐射。  
% o0 w8 r0 N- r& P5、 地线、电源线至少10-15mil以上(对逻辑电路)。   4 Z8 P, w7 S! r( J2 i
6、 尽量让铺地多义线连在一起,增大接地面积。线与线之间尽量整齐。  + c; ~* o, }5 L, v
7、 注意元件排放均匀,以便安装、插件、焊接操作。文字排放在当前字符层,位置合理,注意朝向,避免被遮挡,便于生产。   
; G3 r: `: t/ V: d9 Q: l8、 元件排放多考虑结构,贴片元件有正负极应在封装和最后标明,避免空间冲突。   6 g; U" I8 q# g  g3 C* ^4 J
9、 目前印制板可作4—5mil的布线,但通常作6mil线宽,8mil线距,12/20mil焊盘。布线应考虑灌入电流等的影响。  
/ f+ h3 |2 D7 }% j6 u10、功能块元件尽量放在一起,斑马条等LCD附近元件不能靠之太近。  
8 e% n0 R3 Y- K( W11、过孔要涂绿油(置为负一倍值)。  ( f7 V% z# S' m1 v2 d
12、电池座下最好不要放置焊盘、过空等,PAD和VIL尺寸合理。  9 I) L: }# Q# Q# }9 s, s% ~
13、布线完成后要仔细检查每一个联线(包括NETLABLE)是否真的连接上(可用点亮法)。14、振荡电路元件尽量靠近IC,振荡电路尽量远离天线等易受干扰区。晶振下要放接地焊盘。   
; }( `  f% C: \7 C+ i- u2 H15、多考虑加固、挖空放元件等多种方式,避免辐射源过多。  , s  o# D0 T9 d- Y7 T& V
16、设计流程:    2 Q5 C( e# `6 H4 d9 T
/ e9 M1 f' w# m4 P1 @7 k1 C

* b' X. k4 J& u6 H) z: F$ l7 r" m# H$ B: q7 V/ _( [1 f

+ w6 @2 V) r! u  B  k, d8 q3 f. W. V, y# f1 ^$ O  S

作者: hfiwioq    时间: 2021-12-23 14:49
四层板的布线还是要考虑的很全面,不然很容易出错
作者: elephant_    时间: 2021-12-23 15:29
这个资料不错,下次学四层布线时希望能用到




欢迎光临 EDA365电子论坛网 (https://eda365.com/) Powered by Discuz! X3.2