EDA365电子论坛网
标题:
更好地解决高速电路信号过冲问题
[打印本页]
作者:
reasonant-j
时间:
2020-10-22 16:24
标题:
更好地解决高速电路信号过冲问题
1，什么是过冲？
1 B$ P; k9 s" s1 o. Z+ q3 ]
# @% Y; Y# I7 _0 p# ]& c. ]
当较快的信号沿驱动一段较长的走线， 而走线拓扑上又没有有效的匹配时， 往往会产生过冲。过冲带来的问题主要是“1”电平高于接收端器件的输入电压值(VIHmax)，或“0”电平低于接收端器件的输入电压值(VILmin)，这样可能给器件带来潜在的累积性伤害，缩短其工作寿命，从而影响产品的长期稳定性 。
4 ?, K) z! x: ?7 j- [/ U5 G
5 {# h3 u4 F W3 o& j5 [+ P2 C2 j
2，解决过冲的一般方法是匹配，或叫端接（ Termination）。匹配的中心思想是消灭信号路径端点的阻抗突变，归纳一下，无非可以总结为
* W- n% M: @1 Q5 s' G$ H1 S
" h, U: \9 ?( R7 e
两种形式：源端的串行匹配（如下图的PCB所示），用于消灭二次反射，以及终端的并行匹配，用于消灭反射。不是每种匹配方式都适用于任何场合，例如， 50ohm 并行匹配一般不用于 LVTTL/LVCMOS 等电平逻辑，因为电阻上消耗的功耗大得难以接受；除了匹配之外，还有另外一种改善过冲的行之有效的方法，那就是令驱动端的信号沿变缓，使得原先的高速信号变得不那么“高速”。使信号沿变缓的常用的手法，就是降低驱动器的驱动电流。这种手法在FPGA/CPLD设计中尤为常用。
) ~" y) C1 I* K* j- Z
- i/ H5 T: ~+ Z7 e, p
3，振铃：过冲往往伴随有振铃，或者说，过冲是振铃的一部分。振铃产生的次峰值电压，就是过冲。之所以要将二者区分来讲，是因为振铃的危害除了过冲外，还有其产生的电压波动可能多次跨越逻辑电平的阈值电压，使得接收端产生误判，对于CMOS器件来说，振铃过程中还可能使得上、下MOS管同时导通的时间延长，急剧地增加功耗，影响器件寿命。既然振铃和过冲的产生机理一致，对它的处理方式也就和处理过冲无异，这里仅作简要的理论阐述。
5 ^: n* a$ {$ m3 `& c
8 K( @! C% U+ u b1 b j+ C* Z4 s5 N
作者:
srilri2
时间:
2020-10-22 16:40
过冲往往伴随有振铃
作者:
myq001314
时间:
2020-10-23 09:15
感谢分享，多多向大神们学习
作者:
522353184@qq.co
时间:
2020-10-23 17:42
* | H5 C7 k, O( e8 C) A$ @- h
感谢分享，多多向大神们学习
作者:
Richgame
时间:
2020-10-28 15:50
所有的一切都是匹配問題.
欢迎光临 EDA365电子论坛网 (https://eda365.com/)
Powered by Discuz! X3.2