EDA365电子论坛网
标题:
pads学习笔记分享。
[打印本页]
作者:
Ferrya
时间:
2020-4-7 11:02
标题:
pads学习笔记分享。
; V7 p0 _% K! H, [: X
" O# l% c, B. W
1，layout中某些元件/文本选不中时，ctrl+alt+F，把相应的层勾上就可以了。
$ a6 c: y; }" J+ m
% t7 V4 B) M: n3 P& u+ I0 x
2. 所有元件增加value小技巧：选中相应器件，右键proprietary，label，会同步一堆，然后attribute中选value，就可批量显示value文本了。
& I! I( p! e1 g" ^( o& _
& j' ~' d; A p+ X# Z
3.pcb 封装drill 旁边的plated 选项含义：
; E4 d4 c- E0 m& @9 w
孔金属化,即孔壁沉铜以导通上下层
7 h E1 `0 t5 V: P& P0 j
2 O' W2 o9 C5 U7 P. G: R' C
4.原理图同步到pcb后元件不能进行布局。原因是开了drp，处于保护状态，命令框输入dro即可进行布局。
$ z8 w8 U8 a* w( Q/ x! X
6 a$ s# h) L3 m1 j- v
5.大电流的电源线可以通过画覆铜框的直接用铜皮代替走线。
! Y: `6 t' h( E: L5 H; y0 n: T; ?
4 x4 |) T$ l: k
6.通常要在板子闲置的地方打很多过孔，减少地平面之间的阻抗。
+ _' U. I; b( z* _ }6 {
& D) C$ [! Y0 n6 ]( C' @: t
7.画原理图封装，低电平有效的pin 命名要显示上划线。可以在命名时用“\+管脚名”，得到这样的效果
$ S) Y; F0 C$ |9 r
' S4 L! \6 x& P( A
8.原理图eco到pcb更新后，发现无法添加独立过孔了。检查design rules，过孔都有添加进去，添加独立过孔时对跳出来的弹框忽略掉，右键选择net，选择gnd网络，and via，就可以加了，点确定反而加不上去
4 n( p' Q$ f) k p3 N
5 l, i3 `; a6 W$ @
9.1.0mil = 0.025mm
- @3 [2 I. ^- ?# H3 B0 X
25摄氏度，1oz铜厚，1mm（40mil）走线最大可承受3.5A电流
6 o% K1 [9 m( R
4 k8 P9 t! H q/ A! b
10.layout 覆铜，同一层如果有一个全局的覆铜边框（GND），里面局部（电源）画覆铜边框，发现覆铜没有用，可以通过调整优先级来解决，
: a& t( J' s" ?4 H. l& E
比如局部的电源覆铜边框优先级为1，全局的GND覆铜优先级为2，这样就可以看到局部覆铜成功了。
作者:
helendcany
时间:
2020-4-8 18:15
谢谢楼主分享的pads学习笔记。
作者:
silence_silence
时间:
2020-4-11 20:42
谢谢楼主分享的pads学习笔记。
欢迎光临 EDA365电子论坛网 (https://eda365.com/)
Powered by Discuz! X3.2